英伟达NVHBM架构：拟让台积电3nm代工逻辑基底
AI芯片对HBM的需求，正在推动高带宽存储技术不断演进。而这一次，英伟达希望改变的可能不只是HBM的性能，还有整个HBM产业链的分工方式。 近日，SemiWiki刊文分析了英伟达正在推进的....
AI芯片对HBM的胃口越来越大，高带宽存储技术也随之不断往前走。英伟达这回盯上的，可能不只是HBM的性能，还有整条HBM产业链的分工方式。
近日SemiWiki刊文，拆解了英伟达正在推进的NVHBM（定制化高带宽内存）架构。文章认为，NVHBM带来的变化未必只是把更多逻辑功能塞进HBM内部，更关键的是，它有可能重新划定存储芯片设计、晶圆制造、DRAM生产以及先进封装各自的责任边界。
其中一个消息颇受关注：英伟达据称要求三星、SK海力士和美光在新一代NVHBM产品中，逻辑基底芯片（Base Die）采用台积电3nm工艺制造，DRAM芯片则采用第六代1c制程。
这一方向如果真的落地，HBM产业链或许会冒出一个新的分工模式——英伟达定义内存架构，台积电制造逻辑基底芯片，三星、SK海力士和美光继续在DRAM制造和堆叠上发挥各自的长处。
HBM的竞争，开始从DRAM制造延伸到逻辑基底芯片
要看懂NVHBM带来的变化，得先回到传统HBM的结构。
传统HBM由多层DRAM芯片和底部的逻辑基底芯片构成。存储容量由DRAM提供，逻辑基底芯片负责辅助逻辑功能，以及和处理器之间的物理接口。内存控制器一般还是集成在GPU或AI加速器那一侧。
NVHBM改的正是这套设计思路。
按照SemiWiki的分析，
HBM的设计由此可以进一步拆开：DRAM阵列继续走专门的存储制造工艺，负责控制和接口的逻辑基底芯片，则能交给先进逻辑晶圆厂来做。
其实这个方向并非突然冒出来的。
2024年4月，SK海力士宣布与台积电合作，把先进晶圆代工技术用到HBM4的逻辑基底芯片上。同年12月，Marvell也公布了定制化HBM计算架构，将逻辑基底芯片、控制器功能、芯片间高速互连以及先进封装整合到一起。
英伟达推动NVHBM，把定制化思路铺到多家存储供应商身上，意在用统一架构让各厂商围绕相近技术标准生产。
台积电3nm为何会卷进HBM产业链？
这轮消息里，台积电3nm工艺扮演的角色颇受关注。SemiWiki援引韩国媒体报道称，英伟达要求
需要说清楚的是，英伟达并非打算把整个HBM堆栈都放到3nm工艺上制造。DRAM芯片与逻辑基底芯片的任务完全不同：前者要靠专门的DRAM工艺，在存储密度、功耗和性能之间找平衡；后者更接近逻辑芯片，要集成控制器、接口等功能。两者本就不必采用相同的制造工艺。
英伟达想做的，是把逻辑部分和存储部分进一步拆开。
对台积电来说，这意味着先进逻辑制造能力有机会进一步切入HBM供应链。以往HBM的核心竞争力主要落在DRAM制程、TSV、芯片堆叠和封装良率等环节，如今逻辑功能向Base Die集中，先进逻辑工艺的分量也会跟着上升。
对三星来说，这一变化尤其值得留意。三星此前在HBM制造中握有DRAM、逻辑制造以及相关封装能力。不过按上述报道，三星已经接受了英伟达提出的相关要求。这意味即便三星自身具备晶圆代工能力，在英伟达定制HBM的供应链里，也可能选择把逻辑基底芯片交给台积电制造。
当然，眼下关于具体制造安排的信息仍出自媒体报道，相关企业还没有公开确认完整的制造协议，不能当成已经敲定的量产分工。
HBM产业链，可能从一体化走向模块化
SemiWiki指出，NVHBM更值得留意的价值，是它或许会让HBM的生产方式出现转向。以往HBM属于需要多方高度配合的存储器件，DRAM晶圆制造、TSV加工、晶圆减薄，再到芯片堆叠、键合、测试和最终认证，每一步之间都扣得很紧。
NVHBM若走统一的逻辑基底芯片架构，各家企业就有望把精力集中到自己更擅长的部分。
分工的样子大致是：英伟达管控制器、内存接口和系统级性能要求的定义；台积电用先进逻辑工艺做定制化Base Die；三星、SK海力士和美光负责DRAM芯片制造和后面的堆叠；先进封装企业则接一部分芯片集成与封装。
放到产业链上看，这等于让HBM从过去偏一体化的产品，转向一套更模块化的制造体系。
这么改的好处，是各家的技术长处能发挥得更充分。存储厂商不用独自扛下全部逻辑芯片制造，先进晶圆代工厂也能多出新的生意。
不过模块化不等于各家做出的HBM就能直接互换。
就算Base Die架构一样、DRAM制程代际也一样，不同厂商在DRAM器件结构、功耗、热特性、制造波动和可靠性上仍可能各有差异。
更何况，HBM不是把几颗DRAM芯片摞起来就算完事。
堆叠、键合和良率，才是真正难啃的地方。
站在制造端看，逻辑基底芯片与DRAM分开生产，并不会让HBM自身的工艺复杂度降下来。
反过来，当不同环节交给不同企业，芯片之间的接口和制造过程中的协同要求，可能还会更严。
先看Base Die和DRAM怎么集成到一起。两者用的工艺不同，电气特性、物理结构、供电要求、热特性都可能对不上，能不能稳稳连上，是绕不开的一道坎。堆叠和键合良率同样棘手：HBM靠TSV这类垂直互连技术把多层DRAM串起来，对准精度、键合质量、制造中累积的误差，哪一项都会落到最终良率上。
控制器功能搬进Base Die以后，功耗的分布也跟着变了。逻辑芯片跑起来发的热怎么传到DRAM堆栈，又怎么跟旁边的GPU或AI加速器一起做散热设计，这些都得重新算。
还有一处常被忽略：测试由谁做、质量由谁负责。Base Die和DRAM分属不同企业制造，最终封装产品一旦出故障，源头可能在DRAM阵列、控制器逻辑、垂直互连、键合工艺，也可能在供电或封装环节。
所以，各制造环节之间得把中间测试、故障定位、生产追溯的机制建得更细。零部件各自单独测过，并不等于堆叠出来的成品就一定达标。换个说法，统一架构能让不同供应商照着相近的设计要求去做，但成品性能和可靠性是否一致，它保证不了。
HBM由谁来造，这个问题恐怕不再简单了
NVHBM这条路若越走越顺，HBM产业链的竞争边界往后可能还会挪。以前大家盯的是三星、SK海力士、美光，比的是DRAM制程、HBM堆叠层数、带宽、功耗和良率谁更强。
到了定制化HBM架构这里，较量就不再只是存储厂商之间的事。先进晶圆代工厂可能接下逻辑基底芯片的制造，先进封装企业也可能多担一部分集成活儿。系统厂商则通过定内存架构和接口，把产品设计上的话语权攥得更紧。
但这并不代表老牌存储厂商的分量就会变轻。
做DRAM的能力、TSV工艺、晶圆减薄、芯片堆叠、键合技术，加上量产良率，仍是HBM供应商绕不开的硬门槛。Base Die哪怕可以交给外面的晶圆厂来做，要把多颗DRAM芯片整合成一颗高性能、高可靠性的HBM产品，照样得靠长年攒下来的制造经验。
SemiWiki的看法是，这种模块化制造模式能不能真站住脚，关键不在几家供应商能不能用同一套Base Die设计，而在它们能不能持续交出满足相同系统要求的完整HBM产品。
带宽、延迟、功耗、信号完整性、热特性、长期可靠性，这些方面都得一项项验证过关。
这么看，NVHBM折射出的产业变化，或许比HBM单纯的性能升级更值得盯。
AI芯片厂商正越扎越深地介入存储架构设计，先进晶圆代工厂也开始接下更多存储系统里的逻辑制造活儿。往后HBM的竞争，可能不再是几家DRAM厂商之间的事，而是系统设计、逻辑制造、存储工艺和先进封装一起下场的产业链竞争。
HBM由谁来设计、Base Die由谁来造、DRAM由谁生产、最终堆叠又由谁完成，这几件事可能会慢慢变成可以分开来谈的问题。
不过这种分工要真落地，最后还得看制造良率和产品可靠性，光有一套统一的设计架构并不够。
