UCIe 4.0规范发布：新增片上存储链路，数据效率93.75%
IT之家 11 月 13 日消息，UCIe 联盟当地时间 12 日发布了该芯粒互连规范的 4.0 版本。最新的迭代将 UCIe 架构从芯片级接口设计扩展到满足将多个芯片集成到统一的封装系统的关键要求。 UCIe 4.0 引入了标准的片上存储器链路，UCIe.mem 协议简化了 SoC 与存储器逻辑裸片间的集成，实现了高
所属频道
算力与芯片
11 月 13 日消息，UCIe 联盟于当地时间 12 日推出芯粒互连规范 4.0 版本。这一版把 UCIe 架构从芯片级接口设计，延伸到满足多芯片集成进统一封装系统的关键需求。
UCIe 4.0 新增标准片上存储器链路。UCIe.mem 协议让 SoC 与存储器逻辑裸片之间的集成更简单，数据效率最高达 93.75%，晶边带宽密度约 2.5 TB/s/mm。新的功率优化配置文件在 64GT/s 下带来 30~80% 的能效提升；标准封装 UCIe 的增强型凸块设计则改善了面积效率。这一版还加入可信芯片状态报告、双向完整性保护管理通道等特性，提升系统级安全性和可管理性，并扩展了 UCIe 互连在汽车应用场景中的系统级可靠性。
本文由本站编辑组整理与排版，内容基于公开信息核实后归纳发布，与文中提及的产品、公司无隶属关系。我们持续跟踪 AI 领域的模型、产品与行业动态，力求信息准确、表述清晰；文中涉及的名称、价格与功能细节可能随官方调整而变化，请以官方最新说明为准。如发现疏漏或表述有误，欢迎通过站内渠道反馈指正。
