MCU内置小型FPGA成新趋势：CLB为何开始受关注

但市场的需求本来就多种多样，C2000单一方案没法覆盖全部要求，于是不少厂商都朝着C2000做起了相应的MCU。

对C2000来说，2019年推出的CLB（Configurable Logic Block，也就是可配置逻辑模块，这项技术当年堪称划时代。它等于给装进了一个小型的MCUFPGA/CPLD，系统尺寸因此能压下来，外部那顆FPGA/CPLD或者其他逻辑器件，甚至可以整个省掉。

时隔7到了这一年，业界总算开始盯上并跟进这条路线。纳芯微、ST、Microchip近期接连出手，也拿出了相近的逻辑模块。叫法不一样，方向都很明确，却是一致的：可编程逻辑正变成MCU芯片厂商新的发力点。往回看，C2000早在7早在多年前就已经落子，可见TI的前瞻和C2000这条护城河挖得够深。

CLB（Configurable Logic Block也就是可配置逻辑模块它指的是一组数字逻辑单元，能靠软件来配置。工程师按实际需要把不同逻辑模块拼起来，就能实现特定功能，也可用于给现有片上外设做扩展。

CLB它可通过交叉开关与ePWM、eCAP、eQEP这类控制外设互连，同样能接上GPIO。这样，CLB它既能单独对外部输入信号做处理，也能参与到片上外设的控制逻辑当中。

CLB的整个子系统由若干个相同的功能单元搭成（Tile）组成。以拿F2837xD系列来说，它CLB子系统包含4个相同的Tile不同器件里面装着的Tile数量未必一样，可能多些也可能少些。而这些Tile单元既能各自独立干活，也能彼此搭伙，去实现更复杂的逻辑功能。

每个Tile它们都具备下面这些功能子模块：

• 4输入查找表（LUT4）：承担逻辑运算功能；

• 计数器（Counter）：负责计数以及相关控制；

• 有限状态机（FSM）：用来实现状态控制逻辑；

• 输出3输入查找表（Output LUT）：承担输出逻辑的配置；

• 高级控制器（HLC，High-level Controller）：负责实现高级控制功能。

CLB用法相当多样。比如，借助CLB可以实现更高阶的PWM保护机制，也能生成复杂的自定义PWM波形；另外还能对PWM脉冲做消隐处理（Blanking）或抽稀（Thinning 处理同样在列。除此之外，CLB信号捕获与检测、智能滤波、信号调理也能靠它完成，脉冲序列输出同样可以生成。甚至绝对值编码器接口也能用它实现，比如Tamagawa T-format、EnDat和BiSS等协议。

电机驱动、数字电源、储能变流器这类应用里，MCU控制算法由它来跑。可实际系统中，总还有不少零散逻辑要处理。

像编码器位置解码、复杂的PWM保护逻辑、自定义串行通信协议等。这些功能看着不复杂，片上却未必有现成外设能直接顶上。过去的办法就是加CPLD或FPGA这些活儿就落到外部逻辑器件头上。系统因此得多加芯片、PCB还得添布线与外围电路，器件间传信号也要多付出延迟。

那能不能把这类逻辑搬进MCU？这正是CLB这正是要处理的问题。和外部逻辑器件比，CLB它有几处明显好处。：

• 它能直接做进MCU芯片里面，外部器件省掉了。；

• 由于CLB Tile位于MCU它就在芯片内部，芯片里的各类资源因此都能直接够到，涵盖CPU以及各类外设的关键信号。；

• 这些内部信号用途不少：扩展现有控制外设的功能可以，改动其逻辑也行，还能跟外部信号搭在一起，做出更复杂的逻辑控制。；

• 芯片内部还放了一个简易的可编程处理单元，用来在CLB外设与CPU片上还集成了一个简单的可编程处理单元，作用是在存储器之间搬运数据。；

• 它最多能存放若干条程序，并可由指定信号的状态变化触发执行。4CLB触发方式就是盯住信号状态的变化。；

• 内部信号的时序已按既定工作频率设计好。TI按照指定的CPU，因此，使用CLB据此搭出的逻辑可以满足对应的时序要求。，开发人员不必像用传统FPGA那样，再去做复杂的时序约束和处理。FPGA；

• 所有配置都能纯靠软件完成。，也就是说，设备即使已经装到现场，开发人员照样能改动配置和逻辑功能。CLB，通俗点讲，一次软件更新就能换掉所实现的逻辑。CLB

电机控制和数字电源这两个方向，对这项能力的依赖尤其明显。C2000而这两个方向，恰好落在所覆盖的市场里。

拿电机控制来说，CLB可以实现解码BiSS-C、以及EnDat 2.2、还有T-Format、SSI这些主流绝对值编码器协议都能处理；脉冲序列输出同样不在话下，像正交编码器信号分频、把绝对值位置信号转成QEI信号等。PWM另一个重要去处是数字电源。借助CLB工程师能把各路故障信号拼在一起，搭出更复杂的PWM保护逻辑同样可以往外扩。PWM输出通道。

数字电源这边，CLB还可以用于LLC谐振变换器的同步整流控制、三电平逆变器的延迟保护这类功能，都交给片内CLB硬件并行执行，不用CPU一条条轮询处理，所以能减轻CPU负担，响应时间也更确定。原来得靠外部逻辑器件干的活，现在被收进芯片里，板级互联随之变少，系统可靠性也能往上走。

纳芯微在11月3日，推出纳芯微NSSine系列实时控制MCU/DSP迎来新成员。新成员——NS800RT503xC与NS800RT5049C这一系列产品的主要改动，是在原有的实时控制平台之上，加入了4个可配置逻辑块，即CLB，Configurable Logic Block）。

NS800RT503xC/5049C从型号里的字母C可以看出，这款产品把CLB。

NS800RT503xC包括NS800RT5039C和NS800RT5037C，分别提供512KB和256KB Flash，LQFP48，HLQFP128。封装覆盖至，最多提供67个GPIO片外存储还能通过[[保留7]]接口来扩展。成本预算、封装尺寸要求不同的电机控制和工业应用，这下有了更多可选型号。QSPI

NS800RT5049C 配备512KB Flash则提供，具有100引脚和64这些引脚封装选项，瞄准的是数字电源、伺服和汽车电子这类对控制性能与集成度要求更苛刻的场景。

开发环节上，纳芯微拿出了图形化工具CLB配置工具NOVOCLBConfig再加上配套的示例应用，逻辑设计和方案迁移的门槛被压低了。

CLB，NS800RT503xC/5049C系列延续了NSSine平台此前具备的实时控制能力也一并延续下来。搭载核心是一颗240MHz的Arm Cortex-M7内核，带双精度浮点运算单元（FPU）和DSP并支持相应指令集，同时集成了eMATH数学加速核和mMATH数字处理单元，电机FOC以及数字电源控制环路等复杂算法所需的算力由此得到满足。存储方面最高可选512KB Flash和片上还配了256KB SRAM，程序跑起来、数据高速吞吐都能靠它撑住。

模拟和控制外设这一块，高速ADC、高分辨率PWM（HRPWM）、Σ-Δ调制器滤波器（）这类资源同样没被砍掉，从信号采样一路到功率控制的主要环节都能覆盖，适合拿来控制SDFMSiC、GaN等宽禁带功率器件。

其实纳芯微并非头一回上CLB，2025年10月30其实纳芯微此前就已透露过这个方向。NSSine这一系列全部配备高性能Cortex-M7内核与CLB，集传统MCU的易用性与FPGA同时兼顾灵活可定制的特性。另外在2026到了今年的慕尼黑电子展，纳芯微又带来了最新发布的NS800RTA7也搭载了CLB。

Microchip在可编程逻辑上并不是新手。这家公司涉足这一领域已有年头。CLB出现之前，PIC系列MCU后来它把这项能力搬进了自己的芯片。CLC（这套模块叫Configurable Logic Cell，也就是可配置逻辑单元。

CLC说白了，它就是一块小型的硬件逻辑电路。逻辑门、触发器以及信号之间的选择关系都能由用户自行配置，组合逻辑和时序逻辑的简单功能由此搭出来。比如把几路输入信号拿去做AND、OR、XOR这些运算也能交给触发器来管，做些简单的状态控制。整套流程都在硬件里跑，不用CPU执行指令。

不过，CLC不过这类逻辑资源不算多，拿来做简单的信号拼合、外设控制更合适；一旦逻辑关系变复杂，要让多个逻辑单元互相连起来，就会碰到瓶颈。

为此，Microchip后来又拿出了CLB两个名字听着不一样，其实并非两套彼此独立的技术。可以这么看，CLC前者偏向给出相对独立的基础逻辑单元，而CLB后者靠规模更大、能互相连起来的逻辑阵列，让用户搭出更复杂的数字电路。

Microchip在PIC16F13145这个系列里就已经用上了CLB。该模块由32个基本逻辑单元（BLE，基本逻辑单元（Basic Logic Element）由这样的单元构成，每个单元内含一个输入查找表（）外加一个触发器。BLE包含一个4LUT借助逻辑综合工具，用户能把这些单元拼成所需的逻辑功能。

2026年4月21日，Microchip进一步扩大CLB产品线中新增了PIC16F13276和PIC18-Q35两个系列。

其中，PIC16F13276集成32个BLE延续了此前系列的逻辑资源规模；PIC16PIC18-Q35则将BLE数量提升至128个，是此前32个BLE的四倍。每个BLE同样由4输入LUT与触发器搭配，可完成组合逻辑、时序逻辑，也能把两者结合起来实现数字逻辑功能。

一个值得留意的点是，Microchip这次除了增加逻辑资源，还对CLB与其他片上外设之间的连接能力做了进一步完善。PIC18-Q35扩展了CLB与PWM以及互补波形发生器（CWG）和数字信号调制器（DSM）等外设的连接，能支撑更复杂的波形控制与电机控制应用。

另有一个变化同样值得留意，CLB芯片在上电或复位时，可自动加载预设配置。就算CPU程序还没开始跑，CLB相关逻辑也能先完成初始化并独立运行。汽车安全、工业控制这类对启动时序有确定要求的场景，因此能得到实际好处。

开发工具这块，Microchip提供的CLB Synthesizer，提供图形化拖拽设计、逻辑仿真、时序分析和硬件调试。新版本工具还支持在VS Code环境里使用，工程师不用手动配置一大堆寄存器，逻辑设计和验证照样能做完。

Microchip表示，CLB的目标之一，是用单颗MCU替代传统的MCU+CPLD的组合，把外围芯片数量、PCB面积和系统成本都压下来。两个新系列主要面向电机控制、工业自动化和汽车安全等对实时响应有要求的应用。

还有个细节：Microchip推出CLB就取消CLC。在PIC16F13145这类产品里，两种资源还能并存——芯片同时集成了32个BLE的CLB，以及4个独立CLC分工也很明确：简单逻辑交给CLC更复杂的逻辑则交给CLB由此搭出不同层级的硬件逻辑资源。

ST在11月3日也针对AI数据中心和物理AI最新推出了STM32G5系列混合信号MCU，集成16这颗芯片里集成了一个可编程逻辑阵列，规模是几个逻辑单元（PLA，它的全称叫 Programmable Logic Array。）。

单看名字也能明白，它被放进了 STM32G5是相比之下，STM32G4的继任者。STM32G4是ST这是第一款把大量模拟外设和混合信号电路做在一起的MCU，配备了5个ADC、7芯片里放了数模转换器（DAC）、6运算放大器有7比较器也一并集成。分辨率达到184ps片上还有高分辨率定时器，以及支持灵活数据速率的CAN接口同样没落下，另配一个能加速部分三角函数运算的数学运算单元。

STM32G4帮助ST这些新趋势，它算是提前布局了。举例来说，NVIDIA所采用的高密度供电参考设计里，用的就是STM32G4。

此次推出STM32G5，ST按照规划，这款芯片瞄准的是下一代高效率数据中心，以及更复杂的机器人系统，想为这些场景提供新选项。它也是首个基于Cortex-M33内核的混合信号产品。MCU单核、双核两种配置都会给到，其中双核版本STM32G5D要等到明年才会推出。

处理器主频为280MHz。，CoreMark得分为1136拿上一代STM32G4来比，后者用的是Cortex-M4内核，主频170MHz。采用，CoreMark得分为569两代一对照，STM32G5的性能翻了一倍，同时它也是ST目前跑得最快的Cortex-M33 MCU。。

STM32G5另一个突出之处在于模拟和数字外设资源相当齐全，这一点也把它和别的STM32 MCU区分开来。放到竞品堆里看，这颗芯片的定位会更清楚。比如说，工程师如果要做高阶的脉宽调制（PWM），STM32G5给到的资源就对得上。STM32G5提供了支持12还配了通道数不少的高分辨率定时器。做电机控制的，可以用上它新增的位置编码器。新系列集成的外设还包括：

• 12位ADC支持伪差分模式，信噪比能做得更好；

• 超高速比较器也在里面，传播延迟只有20ns，并且带窗口模式；

• USB Full Speed控制器；

• I3C接口支持。

其实，这也不是ST首次集成PLA了。今年2月推出的STM32H5E/H5F已经带有这项设计了PLA。

CLB这东西分量不轻，可厂商过去几乎不拿它当宣传重点。现在他们开始主动讲CLB的分量，可见它正慢慢热起来。

各家技术架构、逻辑规模和实现方式并不一样，方向却拧到了一处：让MCU跑得动控制算法的同时，也能把复杂的硬件逻辑控制直接做掉。