格罗方德FDX Fusion：不用EUV，瞄准7nm级功耗性能

八年前，格罗方德（GlobalFoundries）停下了7nm FinFET工艺的研发脚步。八年过去，这家晶圆代工厂打算走另一条技术路线，重新挤进先进逻辑工艺的角逐场。

格罗方德FD-SOI业务部门副总裁Sudipto Bose接受Tom's Hardware采访时，把公司新一代FDX Fusion工艺讲了个透。该技术建立在FD-SOI（全耗尽型绝缘体上硅）之上，用的是先进平面晶体管，不碰EUV光刻，目标是把功耗和性能做到7nm级别，逻辑密度则落在8nm级别。

它并不是传统意义上的7nm工艺。格罗方德公布的数据显示，FDX Fusion的逻辑密度是每平方毫米1400万个逻辑门，折合约5600万颗晶体管/mm²（按双输入NAND门、每个逻辑门对应4颗晶体管来算）。

格罗方德把它归到7nm级别，主要看的不是晶体管密度，而是芯片最终能跑出什么样的功耗和性能。

这背后也是格罗方德对FDX Fusion的定位：不去和传统先进FinFET工艺硬拼晶体管密度，而是靠FD-SOI的结构、材料和工艺创新，在不使用EUV的前提下拿出有竞争力的性能，同时尽量压低芯片设计与制造的成本。

突破传统工艺的性能边界

格罗方德投入FD-SOI技术，并不是从眼下才开始的。

按Sudipto Bose的说法，公司在这一领域已经持续投资接近八年。眼下格罗方德的22FDX及22FDX+平台已经拿下相当数量的客户，超过90家客户的产品正进入生产爬坡阶段。

这也是格罗方德接着开发FDX Fusion的一个重要原因。

和传统FinFET相比，FD-SOI最大的不同在晶体管结构。它用超薄硅层加埋氧层（BOX），靠控制沟道硅层的厚度来实现完全耗尽。跟传统体硅工艺比，这种结构功耗低，背栅控制能力也好。

自适应体偏置（Adaptive Body Bias，ABB）是FD-SOI手里的一张重要技术牌。调节施加在晶体管体区上的电压，就能改变晶体管的阈值电压：正向体偏置压低阈值电压、把性能提上去，反向体偏置则抬高阈值电压、把漏电功耗降下来。

有了这个能力，芯片就能随不同工作负载，在性能和功耗之间动态做取舍。

格罗方德并不认为FD-SOI的潜力到22nm这一工艺节点就到头了。FDX Fusion想做的，正是在保留原有技术优势的同时，把数字逻辑密度、射频性能和存储集成能力再往上推一步。

Sudipto Bose还举了个例子：现在的22FDX在某些应用里，逻辑门密度虽然没到16nm工艺的水平，但CPU频率和每瓦性能这些系统指标已经能到16nm级别，有些情况下甚至能摸到12nm级别。

这其实也是格罗方德看待工艺节点竞争的方式：晶体管密度当然要紧，但芯片最后能不能满足系统对性能、功耗和面积的要求，同样要紧。

FDX Fusion的核心技术

那FDX Fusion到底怎么在传统FD-SOI结构上把性能再提一截？

先看晶体管本身。

Sudipto Bose透露，格罗方德正和Soitec、CEA-Leti合作，在FAMES项目下开发用于FDX Fusion的应变硅衬底。

FD-SOI离不开Soitec供应的特殊绝缘体上硅晶圆，三方眼下研究的，就是怎样在这些衬底里引入应变，让电荷载流子的迁移率变好，从而把晶体管性能提上去。

这一方案目前已在实验室里验证了可行性，合作伙伴正继续打磨制造工艺，为大规模量产铺路。

衬底材料之外，格罗方德还在对PFET和NFET做多项性能优化。

Sudipto Bose透露，FDX Fusion的研发投入大致分两块：约50%花在晶体管本身，另外50%用于接触栅极间距（CPP）和金属层间距的优化。

后两项直接决定晶体管及互连结构的密度。格罗方德正借助更先进的图形化技术、光刻工艺以及栅极氧化层工程，把相关尺寸进一步做小。

光刻上，FDX Fusion 没有选 EUV，走的仍是 DUV 路线。要拿到目标栅极与金属间距，关键层预计得靠多重图形化。

至于 CPP 和金属间距的具体数值，格罗方德还没公开。Sudipto Bose 说这里面牵涉一些技术 IP，公司打算先把首批硅片验证做完，再一点点告诉客户。

可见 FDX Fusion 并非把现有 22FDX 工艺原样缩一圈，晶体管、衬底、光刻、互连几个环节都得做系统性升级。

为什么敢称其为7nm级性能？

FDX Fusion 最受关注的一点，在于它对逻辑密度和性能另有一套定义方式。

格罗方德给出的目标是每平方毫米 1400 万个逻辑门。按双输入 NAND 门换算，约合 5600 万颗晶体管/mm²，这个水平已经接近三星 8nm 级工艺。

那为什么不干脆叫 8nm，偏要定位成 7nm 级？

Sudipto Bose 的解释是，逻辑门密度主要管芯片的物理尺寸，却反映不出芯片实际性能的全貌。FDX Fusion 除了把逻辑密度提上去，还留住了 FD-SOI 的自适应体偏置能力，标准单元和金属互连也做了优化。

格罗方德的算盘是，最终芯片在 TOPS/W 这类指标上能做到甚至超过传统 7nm 工艺。

功耗和性能方面，公司也给了比较明确的目标：拿现有一代 FDX 平台当基准，FDX Fusion 想做到性能提升 30%、功耗降低 40%。要是用标准核心来比，至少希望有 20% 的改善。

不过这些目前都还是格罗方德的研发目标，最后能跑出什么成绩，还得看具体应用和芯片设计。

这么看，FDX Fusion 的 7nm 级定位，说的并不是自己在晶体管密度上追平了传统 7nm FinFET，而是想靠另一套技术组合拿到相近的综合性能。

不追逐通用CPU

应用方向上，格罗方德没打算把 FDX Fusion 做成通用 CPU 或大型 AI 计算芯片的制造平台。它想做的，是继续把连接、射频和低功耗芯片这几块的优势做厚。

头一块是连接芯片，Wi-Fi、蓝牙、蜂窝通信、卫星通信都算在内。这些领域本来就是格罗方德 FD-SOI 的重要市场，FDX Fusion 则想靠射频性能的进一步改善，接住更高的数据传输需求。

Sudipto Bose 专门提到 500GHz 的 fT/fmax 指标，也就是晶体管的截止频率和最大振荡频率。这项能力对高频射频电路很关键，也让 FDX Fusion 能面向性能更高的连接应用。

汽车雷达同样是重点。格罗方德在汽车领域雷达业务不少，尤其是 81GHz 相关应用。FDX Fusion 性能上来之后，公司想帮客户把汽车雷达产品组合再往外扩，汽车 MCU 也被划进了目标市场。

边缘 AI 是另一项重要布局。

Sudipto Bose 用 Sense、Think、Act 和 Connect 四个环节来描摹物理 AI：感知、思考、行动和连接。

比如人形机器人和汽车，得靠视觉系统感知周围环境，再由推理芯片理解环境、做出判断；语音识别芯片则要接收声音、识别语义，然后完成相应推理。

这类应用未必需要大型数据中心级别的算力，但对功耗、实时响应和本地推理能力要求不低。FDX Fusion 想为边缘视觉处理、语音识别和推理芯片提供工艺支持。

数据中心这边，格罗方德的重点同样不在 CPU，而是数据连接和信号处理。

具体来说，数据中心内部要靠硅光技术完成电信号与光信号之间的转换。接收端把光信号转成电信号后，较弱的电信号还得经放大电路处理，再送往计算芯片。

眼下格罗方德用硅锗工艺做这类放大电路，往后 FDX Fusion 也会成为客户可选的一种工艺方案。

在Sudipto Bose的讲述里，100Gbps至200Gbps每波长的应用被单独点了出来，TIA（跨阻放大器）、时钟恢复电路这类设计也在其中。

格罗方德的意图不难读出来：FD-SOI原先多用在低功耗芯片上，如今要往高速数据中心互联的方向再走一步。

不使用EUV，降低成本

性能是FDX Fusion的技术目标，成本则是格罗方德想立起来的另一根柱子。

6nm、7nm这一档先进工艺绕不开EUV光刻设备，设备投入高，光罩成本也高。

FDX Fusion走的是DUV光刻加先进平面晶体管的路子，不用EUV设备，格罗方德因此有机会把工艺平台的成本压得更有竞争力。

按Sudipto Bose的说法，FDX Fusion的光罩成本有望比6nm级工艺低出一截，客户流片时也不必再掏同样水平的费用。

边缘AI、汽车电子这类市场要大量专用芯片，这一点对它们格外要紧。

边缘设备跟大型通用处理器不一样，往往得针对不同应用各做一款专用芯片，一颗芯片很难把所有应用都吃下来，客户可能要按产品分别开发。

每流一次片就要背上数百万美元的光罩成本，开发多款专用芯片的经济压力可想而知。

格罗方德想用FDX Fusion把这个门槛降下来，让客户能按不同应用多次流片，而不用承担与传统先进节点相当的设计成本。

不过，不用EUV，并不等于FDX Fusion就好造。

Sudipto Bose坦言，这会成为全球最先进的平面晶体管工艺之一，制造复杂度明显高过目前的22nm级FD-SOI生产线，也高过格罗方德的12nm FinFET工艺。

公司正跟设备供应商一起找组合，既要满足工艺要求，又要能跑出稳定良率。

设备投资上，FDX Fusion仍要引入新设备，但格罗方德希望前端晶体管制造环节尽量复用现有设备。

公司的目标是把FDX Fusion的运行成本压到明显低于传统7nm或6nm级工艺。成本优势最终能有多大，得等晶圆厂做完内部工艺验证才能进一步确定。

2030年实现大规模量产

商业化进度上，格罗方德已经排出了明确的时间表。

2027年年中，公司计划提供首版FDX Fusion PDK（工艺设计套件），让客户和设计生态着手做芯片设计。

2028年，格罗方德希望启动初期客户生产。Sudipto Bose特意强调，这是初期客户生产，不是大规模量产。

高良率和有意义的生产规模，公司定的目标是2030年实现大规模量产。

眼下已有客户承诺基于这项技术开发芯片，但格罗方德还得先把符合客户规格的产品交出来。

采访中还提到BMW、Bosch、NXP、Siemens和Tesla等企业。Sudipto Bose表示，这些产业链相关企业过去几年一直在推动格罗方德开发类似技术，并提出了相应需求。现在轮到公司证明自己能够交付符合这些要求的技术平台。

EDA和IP生态方面，格罗方德已与主要EDA厂商展开讨论，目前处在RFI/RFQ阶段，相关沟通已持续约六至九个月。

头两年，格罗方德打算先跟试点客户一起打磨标准单元、I/O和SRAM这些基础IP。PCIe Gen 4/5、LPDDR6、DisplayPort这类复杂IP，则要等首批客户的具体应用需求明确后再逐步补齐。

公司还准备把内部的MIPS和ARC处理器IP拿出来，推进FDX Fusion生态。据Sudipto Bose透露，MIPS会参与合作，开发面向物理AI优化的平台，并把现有处理器IP与FDX Fusion工艺做适配。

他说，有MIPS这样的内部客户在，开发周期能快上5倍——MIPS可以更早做出测试芯片，把反馈交到工艺团队手里。

还在探索更多可能性

FDX Fusion被格罗方德定位成第一代产品，下一代技术往哪走，公司已经在琢磨了。

Sudipto Bose称，眼下还有几项技术停留在创新实验室阶段，比如嵌入式非易失性存储器、EDA布线、Chip Folding和2.5D集成。这些未来有可能构成下一代FDX Fusion的重要部分。

但下一代产品什么时候发布，现在还没定。格罗方德预计，要等到2028年上半年至年中，首批硅片验证和客户反馈陆续到位，公司对下一代技术路线才会有更清楚的判断。

FDX Fusion并不是单纯拿CEA-Leti的现成研究成果拼出来的工艺平台。

Sudipto Bose表示，除衬底工程由格罗方德与Soitec、CEA-Leti合作推进外，FDX Fusion其余部分主要靠格罗方德自己的技术积累，涵盖现有FDX平台、早前的7nm项目以及12nm工艺研发中攒下的技术。

这次采访传出的信息是，格罗方德没打算回到传统先进FinFET工艺的老路上去竞争，而是想借FD-SOI建立另一套打法：用先进平面晶体管加特殊衬底换取更高性能，用DUV工艺避开EUV设备投入，再以较低的设计成本吸引边缘AI、汽车电子和高速互联领域的客户。

这条路走不走得通，最终要看2028年首批客户产品和2030年量产的表现。但对FD-SOI来说，FDX Fusion至少给出了一个新的走向：它不再只是22nm时代的低功耗特色工艺，也开始往更高性能的专用芯片市场延伸。