格罗方德押注FD-SOI：不用EUV，目标7nm级性能

八年前，格罗方德（GlobalFoundries）停下了7nm FinFET工艺的研发脚步。八年过去，这家晶圆代工厂换了一条技术路线，试图重回先进逻辑工艺的赛场。格罗方德FD-SOI业务部门副总裁Sudipto Bose在接受Tom's Hardware采访时，把公司新一代FDX Fusion工艺的细节讲了一遍。该技术建立在FD-SOI（全耗尽型绝缘体上硅）之上，用的是先进平面晶体管，不依赖EUV光刻，目标是把功耗和性能做到7nm级别，逻辑密度则达到8nm级别。

严格说，它算不上传统意义上的7nm工艺。格罗方德公布的数据显示，FDX Fusion的逻辑密度是每平方毫米1400万个逻辑门，折合约5600万颗晶体管/mm²（按双输入NAND门、每个逻辑门对应4颗晶体管计算）。格罗方德把它归入7nm级别，主要看的是芯片最终能跑出怎样的功耗和性能，晶体管密度并非依据。

这背后是格罗方德对FDX Fusion的定位：不去和传统先进FinFET工艺硬拼晶体管密度，转而借助FD-SOI的结构、材料和工艺创新，在不用EUV的前提下拿出有竞争力的性能，同时尽量压低芯片设计与制造的成本。

格罗方德在FD-SOI上的投入并非始于今日。Sudipto Bose称，公司在这一领域已经持续投资接近八年。眼下，格罗方德的22FDX及22FDX+平台已经积累了相当数量的客户，超过90家客户的产品正陆续进入生产爬坡阶段。

格罗方德之所以接着往下做FDX Fusion，原因也在这里。

FD-SOI跟传统FinFET在晶体管结构上就走的是两条路。它用超薄硅层加埋氧层（BOX），靠控制沟道硅层的厚度把沟道做到完全耗尽。跟传统体硅工艺比，这种结构功耗低，背栅控制能力也好。自适应体偏置（Adaptive Body Bias，ABB）则是FD-SOI手里的一张重要技术牌：给晶体管体区加不同电压，阈值电压就能跟着变——正向偏置把阈值电压拉低、性能提上去，反向偏置把阈值电压抬高、漏电功耗压下来。

有了这套手段，芯片就能随不同工作负载，在性能和功耗之间动态找平衡。

在格罗方德看来，FD-SOI的潜力到22nm并没有用完。FDX Fusion想做的，就是在原有技术优势不掉的前提下，把数字逻辑密度、射频性能和存储集成能力再往上推一截。

Sudipto Bose还举了个例子：现在的22FDX放在一些应用里，逻辑门密度确实没到16nm工艺的水平，可论CPU频率、每瓦性能这些系统指标，已经能摸到16nm级别，有些情况下甚至能到12nm级别。

这也正是格罗方德看工艺节点竞争的路子：晶体管密度当然要紧，但芯片最后能不能满足系统对性能、功耗、面积的要求，一样要紧。

传统FD-SOI结构之上，FDX Fusion靠什么把性能再往上推一截？

先从晶体管说起。

格罗方德正与Soitec、CEA-Leti联手，在FAMES项目下为FDX Fusion开发应变硅衬底，Sudipto Bose透露了这一消息。

FD-SOI用的绝缘体上硅晶圆由Soitec专门供应，三方要解决的问题是：怎样把应变引入这类衬底，让电荷载流子的迁移率变好，晶体管性能随之提高。

这套方案目前已在实验室里验证可行，接下来合作伙伴要打磨制造工艺，为量产铺路。

衬底材料之外，PFET和NFET也是格罗方德性能优化的重点，相关项目有多项。

据Sudipto Bose介绍，FDX Fusion的研发投入大体分两块：晶体管本身占约50%，接触栅极间距（CPP）与金属层间距的优化占另外50%。

晶体管和互连结构的密度，直接取决于这两个间距。格罗方德的办法是上更先进的图形化技术、光刻工艺，再加上栅极氧化层工程，把尺寸继续往下压。

光刻路线没有转向EUV，FDX Fusion依旧走DUV。要拿到目标的栅极和金属间距，关键层预计得用多重图形化。

CPP和金属间距的具体数值，格罗方德还没公布。Sudipto Bose的说法是，这里面有技术IP，公司想先完成首批硅片验证，再一步步告诉客户。

换句话说，FDX Fusion并非把现有22FDX工艺直接缩一圈，晶体管、衬底、光刻、互连几个环节都得系统性地升级。

格罗方德在逻辑密度和性能上走了另一条定义路子，这也是FDX Fusion最受关注之处。按官方公布的目标，每平方毫米可做到1400万个逻辑门；若按双输入NAND门折算，约合5600万颗晶体管/mm²，已经贴近三星8nm级工艺的水准。

那格罗方德为什么不干脆叫它8nm，偏要定成7nm级？Sudipto Bose的说法是，逻辑门密度管的主要是芯片物理尺寸，芯片实际跑成什么样，它反映不全。FDX Fusion不只把逻辑密度往上推，还留住了FD-SOI的自适应体偏置能力，标准单元和金属互连也一并做了优化。

格罗方德的目标是让最终芯片在TOPS/W这类指标上追平甚至压过传统7nm工艺。功耗和性能方面，公司给出的目标也比较具体：拿现有一代FDX平台当基准，FDX Fusion要做到性能提升30%、功耗降低40%；若以标准核心来比，至少也要有20%的改善。

不过这些数字目前都还是格罗方德的研发目标，最后能跑到什么水平，要看具体应用和芯片设计。

这样看，FDX Fusion的7nm级定位，并非宣称晶体管密度和传统7nm FinFET一样，而是想靠一套不同的技术组合，拿到相近的综合性能。

连接类芯片是头一个方向，涵盖Wi-Fi、蓝牙、蜂窝通信和卫星通信等应用。格罗方德FD-SOI在这一块原本就有市场基础，FDX Fusion想的是把射频性能再往上推，接住更高的数据传输需求。

Sudipto Bose专门点出500GHz的fT/fmax指标，也就是晶体管的截止频率和最大振荡频率。高频射频电路很吃这项能力，FDX Fusion借此可以面向性能要求更高的连接应用。

汽车雷达同样被划进重点市场。格罗方德在汽车领域已有较多雷达业务，81GHz相关应用尤其集中。FDX Fusion性能上来之后，公司希望帮客户把汽车雷达产品组合铺得更开，汽车MCU也一并列入目标市场。

边缘AI是另一处布局。Sudipto Bose把物理AI拆成Sense、Think、Act和Connect四个环节，即感知、思考、行动和连接。人形机器人和汽车要靠视觉系统感知周围，再由推理芯片理解环境、作出判断；语音识别芯片则负责收声、识别语义并完成相应推理。这类应用未必需要数据中心级别的算力，但对功耗、实时响应和本地推理能力要求不低。FDX Fusion想做的，就是给边缘视觉处理、语音识别和推理芯片提供工艺支持。

数据中心方向上，格罗方德盯的也不是CPU，而是数据连接和信号处理。

落到数据中心的实际环节，硅光技术要干的活是电信号和光信号之间的相互转换。接收端先把光信号变成电信号，这时候信号往往偏弱，还得经过放大电路处理，再送往计算芯片。

这类放大电路，格罗方德眼下用的是硅锗工艺。往后，FDX Fusion也会成为客户可选的另一条工艺路径。

Sudipto Bose专门点出了100Gbps至200Gbps每波长的应用场景，以及TIA（跨阻放大器）、时钟恢复电路等设计。

从这些方向看，格罗方德想把FD-SOI从过去低功耗芯片的地盘，往高速数据中心互联上再推一步。

性能是FDX Fusion的技术目标，成本则是格罗方德想立起来的另一张牌。

传统6nm、7nm级先进工艺离不开EUV光刻设备，设备投入和光罩成本都不低。

FDX Fusion走的是DUV光刻加先进平面晶体管的路子，用不上EUV设备。格罗方德因此有机会拿出一个价格更有竞争力的工艺平台。

Sudipto Bose称，FDX Fusion的光罩费用预计会比6nm级工艺低不少，客户流片时也不用再掏同等水平的钱。

这对边缘AI、汽车电子这类需要大量专用芯片的领域来说，意义不小。边缘设备跟大型通用处理器不一样，往往得针对不同应用单独设计芯片，一颗芯片很难把所有应用都包下来，客户可能得为不同产品分别开发。

可要是每流一次片都得扛数百万美元的光罩成本，开发多款专用芯片的经济压力就上来了。

格罗方德想用FDX Fusion把这个门槛压下去，让客户能按不同应用多次流片，又不必背上与传统先进节点一样重的设计成本。

当然，不用EUV不代表FDX Fusion就好造。

Sudipto Bose也直言，这会是全球最先进的平面晶体管工艺之一，制造复杂度比现在22nm级FD-SOI产线高出一截，也高过格罗方德的12nm FinFET工艺。

公司正跟设备供应商一起，找能达标又能稳住良率的设备组合。

设备投资上，FDX Fusion还是得添新设备，不过格罗方德打算在前端晶体管制造环节尽量把现有设备用起来。

公司的目标是让FDX Fusion的运行成本明显低于传统7nm或6nm级工艺。成本优势到底有多大，得等晶圆厂做完内部工艺验证才能进一步确定。

商业化节奏上，这家公司的规划相当具体：2027年年中先拿出首版FDX Fusion PDK（工艺设计套件），客户和设计生态从那时起就能着手芯片设计。

到2028年，格罗方德期望进入初期客户生产阶段。Sudipto Bose特意点明，这一步是初期客户生产，并非大规模量产。真正的高良率、有意义的量产规模，公司的目标设在2030年。

眼下已有客户表态要用这项技术做芯片，不过格罗方德还得先把符合客户规格的产品交出来。

采访里还说到BMW、Bosch、NXP、Siemens和Tesla这些企业。按Sudipto Bose的说法，它们过去几年一直在推着格罗方德开发同类技术，也提了相应需求。公司现在要做的，是证明这个技术平台能交付、能满足这些要求。

EDA和IP生态这一侧，格罗方德已同主要EDA厂商接洽，眼下处在RFI/RFQ阶段，沟通前后持续了大约六到九个月。

头两年，工作重心放在试点客户身上，先做标准单元、I/O和SRAM这类基础IP。PCIe Gen 4/5、LPDDR6、DisplayPort等复杂IP则跟着首批客户的具体应用需求来，一步步补齐。内部还有MIPS和ARC处理器IP资源可用，用来推FDX Fusion生态。Sudipto Bose透露，MIPS会与公司联手开发面向物理AI优化的平台，把现有处理器IP与FDX Fusion工艺做适配。

在Sudipto Bose看来，有了MIPS这样一家内部客户，开发节奏能提速5倍。原因在于MIPS可以提前把测试芯片做出来，再把问题反馈给工艺团队。

按照格罗方德的说法，FDX Fusion只是第一代产品，下一代技术往哪个方向走，公司已经在琢磨了。

Sudipto Bose提到，创新实验室里还压着几项技术：嵌入式非易失性存储器、EDA布线、Chip Folding、2.5D集成。这些以后都可能被装进下一代FDX Fusion。

至于下一代产品什么时候发布，眼下还没定。格罗方德估计，要等到2028年上半年到年中，首批硅片验证做完、客户反馈陆续回来，技术路线才会看得比较清楚。

FDX Fusion并不是把CEA-Leti现成的研究成果拿来就用。

Sudipto Bose说，衬底工程这块由格罗方德跟Soitec、CEA-Leti一起做，其余部分基本是格罗方德自己的积累，包括现有FDX平台、之前的7nm项目，还有12nm工艺研发中攒下的技术。

从这次采访看，格罗方德没打算回头去挤传统先进FinFET那条路，而是想用FD-SOI另立一套打法：靠先进平面晶体管加特殊衬底把性能拉上去，用DUV工艺避开EUV设备投入，再拿较低的设计成本去吸引边缘AI、汽车电子和高速互联的客户。

这条路走不走得通，说到底得看2028年首批客户产品拿出的成绩，以及2030年量产时的实际表现。不过对FD-SOI来说，FDX Fusion好歹指出了一个新方向：它已经不只是22nm时代那种主打低功耗的特色工艺，眼下正往更高性能的专用芯片市场里探。