格罗方德FDX Fusion：不用EUV，功耗性能对标7nm

八年前，格罗方德（GlobalFoundries）叫停了7nm FinFET工艺的研发。八年过去，这家晶圆代工厂换了一条技术路线，试图重新挤进先进逻辑工艺的角逐。

格罗方德FD-SOI业务部门副总裁Sudipto Bose在接受Tom's Hardware采访时，把新一代FDX Fusion工艺的细节讲了一遍。该技术建立在FD-SOI（全耗尽型绝缘体上硅）之上，用的是先进平面晶体管，不碰EUV光刻，目标是把功耗和性能做到7nm级别，逻辑密度则达到8nm级别。按格罗方德公布的数据，FDX Fusion的逻辑密度是每平方毫米1400万个逻辑门，约合5600万颗晶体管/mm²——这个换算按双输入NAND门、每个逻辑门对应4颗晶体管得出。它不是传统意义上的7nm工艺。

格罗方德把它算作7nm级别，主要看的不是晶体管密度，而是芯片最终能跑出什么样的功耗和性能。这也解释了FDX Fusion的定位：不去和传统先进FinFET工艺硬拼晶体管密度，而是靠FD-SOI的结构、材料和工艺创新，在不使用EUV的前提下拿出有竞争力的性能，同时尽量压低芯片设计和制造的成本。

突破传统工艺的性能边界

格罗方德在FD-SOI上的投入并非始于今天。Sudipto Bose说，公司在这一领域已经持续投资接近八年。眼下22FDX及22FDX+平台已经攒下相当数量的客户，超过90家客户的产品正进入生产爬坡阶段。这也是格罗方德还要继续开发FDX Fusion的重要原因。

FD-SOI和传统FinFET最大的差别在晶体管结构。它用超薄硅层加埋氧层（BOX），靠控制沟道硅层的厚度来实现完全耗尽。跟传统体硅工艺比，这种结构功耗低，背栅控制能力也好。自适应体偏置（Adaptive Body Bias，ABB）是FD-SOI的一项关键技术优势：调整施加在晶体管体区上的电压，就能改变阈值电压——正向体偏置降低阈值电压、把性能提上去，反向体偏置抬高阈值电压、把漏电功耗压下来。

有了这个能力，芯片就能按不同工作负载在性能和功耗之间动态切换。格罗方德认为，FD-SOI的潜力并没有止步于22nm这个节点。FDX Fusion想做的，就是在保留原有技术优势的同时，把数字逻辑密度、射频性能和存储集成能力再往上推一截。

Sudipto Bose举了个例子：现在的22FDX在一些应用里，逻辑门密度虽然没到16nm工艺的水平，但CPU频率和每瓦性能这类系统指标已经能打到16nm级别，部分情况下甚至摸到12nm级别。这背后是格罗方德看待工艺节点竞争的方式：晶体管密度固然重要，芯片最终能不能满足系统对性能、功耗和面积的要求，同样重要。

FDX Fusion的核心技术

那FDX Fusion到底怎么在传统FD-SOI结构上把性能再提一步？先从晶体管本身说起。

Sudipto Bose透露，格罗方德正与Soitec和CEA-Leti合作，在FAMES项目下开发用于FDX Fusion的应变硅衬底。FD-SOI依赖Soitec供应的特殊绝缘体上硅晶圆，三方研究的正是如何在这些衬底中引入应变，让电荷载流子的迁移率变好，从而提升晶体管性能。目前这一方案已在实验室验证可行，合作伙伴正在继续打磨制造工艺，为大规模生产做准备。

衬底材料之外，格罗方德还在对PFET和NFET做多项性能优化。Sudipto Bose透露，FDX Fusion的研发投入大致分两块：约50%投向晶体管本身，另外50%用于接触栅极间距（CPP）和金属层间距的优化。后两者直接决定晶体管及互连结构的密度，格罗方德正通过更先进的图形化技术、光刻工艺以及栅极氧化层工程，把这些尺寸进一步做小。

光刻这块，FDX Fusion走的还是DUV路线，没上EUV。要拿到目标栅极间距和金属间距，关键层预计得靠多重图形化。至于具体的CPP和金属间距数字，格罗方德还没公开。Sudipto Bose说，这里面涉及一定的技术IP，公司想先把首批硅片验证做完，再逐步向客户公布。

看得出来，FDX Fusion并非把现有22FDX工艺直接缩一圈，晶体管、衬底、光刻、互连这几个环节都得做系统性升级。

为什么敢称其为7nm级性能？

逻辑密度和性能怎么挂钩，FDX Fusion给出的答案和常规做法不太一样，这也是它最受关注的一点。格罗方德公布的目标是每平方毫米1400万个逻辑门，按双输入NAND门换算，约合5600万颗晶体管/mm²，这个水平已经接近三星8nm级工艺。那为什么不干脆叫8nm，偏要定位成7nm级？

Sudipto Bose的解释是，逻辑门密度主要决定芯片的物理尺寸，可它反映不了芯片实际性能的全貌。FDX Fusion在提升逻辑密度的同时，还保住了FD-SOI的自适应体偏置能力，标准单元和金属互连也做了优化。格罗方德希望最终芯片在TOPS/W这类指标上，达到甚至超过传统7nm工艺的表现。

功耗和性能方面，公司给出的目标相对明确：以现有一代FDX平台为基准，FDX Fusion要实现30%的性能提升、40%的功耗降低。如果拿标准核心来比，至少希望有20%的改善。

不过这些都是格罗方德眼下的研发目标，最终能跑到什么水平，还要看具体应用和芯片设计。

这样看，FDX Fusion的7nm级定位，并非在宣称自己拥有和传统7nm FinFET一样的晶体管密度，它想靠不同的技术组合，拿到相近的综合性能。

不追逐通用CPU

应用方向上，格罗方德没把FDX Fusion当成通用CPU或大型AI计算芯片的制造平台，而是要继续巩固自己在连接、射频和低功耗芯片上的优势。连接芯片排在前面，Wi-Fi、蓝牙、蜂窝通信、卫星通信都在其中。这些领域一直是格罗方德FD-SOI的重要市场，FDX Fusion则希望把射频性能再往上推，满足更高的数据传输需求。

Sudipto Bose特别点出了500GHz的fT/fmax指标，也就是晶体管的截止频率和最大振荡频率。这项能力对高频射频电路很关键，也让FDX Fusion能面向性能更高的连接应用。

汽车雷达也是重点市场。格罗方德在汽车领域雷达业务不少，尤其是81GHz相关应用。FDX Fusion性能提升之后，公司希望帮客户把汽车雷达产品组合进一步铺开，汽车MCU同样被纳入目标市场。

边缘AI是另一项重要布局。Sudipto Bose用Sense、Think、Act和Connect四个环节来描述物理AI：感知、思考、行动和连接。

比如人形机器人和汽车，要靠视觉系统感知周围环境，再用推理芯片理解环境、做出判断；语音识别芯片则要接收声音、识别语义，完成相应推理。这类应用不一定需要大型数据中心级别的算力，但对功耗、实时响应和本地推理能力要求不低。FDX Fusion想为这些边缘视觉处理、语音识别和推理芯片提供工艺支持。

数据中心领域，格罗方德的重点同样不在CPU，而是数据连接和信号处理。具体来说，数据中心内部要靠硅光技术完成电信号与光信号之间的转换。接收端把光信号转成电信号后，还得用放大电路处理较弱的电信号，再送到计算芯片。目前格罗方德用硅锗工艺提供这类放大电路，未来FDX Fusion也会成为客户可选的另一种工艺方案。

Sudipto Bose还专门讲了100Gbps至200Gbps每波长的应用场景，以及TIA（跨阻放大器）、时钟恢复电路这类设计。

看得出来，格罗方德是想把FD-SOI从过去低功耗芯片的地盘，往高速数据中心互联那边推。

不使用EUV，降低成本

性能是FDX Fusion的技术目标，成本则是格罗方德想立起来的另一张牌。

过去做6nm、7nm级先进工艺，EUV光刻设备绕不开，设备投入和光罩费用都不便宜。

FDX Fusion走的是DUV光刻加先进平面晶体管的路子，EUV设备可以不用，格罗方德因此有机会拿出一个价格更有竞争力的工艺平台。

按照Sudipto Bose的说法，FDX Fusion的光罩成本有望比6nm级工艺低不少，客户流片时也不用再扛同样水平的费用。

边缘AI、汽车电子这类需要大量专用芯片的市场，对这一点尤为看重。

大型通用处理器和它们不一样。边缘设备上的芯片往往要按不同应用分别设计，一颗芯片很难把所有应用都覆盖住，客户可能得为不同的产品各开发一款芯片。

可要是每流一次片都得掏数百万美元的光罩钱，同时开发多颗专用芯片的经济压力就上来了。

格罗方德想用FDX Fusion把这个门槛压下去，让客户能按应用多次流片，而不用背上与传统先进节点一样的设计成本。

不过，不用EUV，不等于FDX Fusion就好造。

Sudipto Bose也直言，这会是全球最先进的平面晶体管工艺之一，制造复杂度比现在22nm级FD-SOI产线高出一截，也超过格罗方德自家的12nm FinFET工艺。

公司正和设备供应商一起找路子，要凑出一套既满足工艺要求、又能稳住良率的设备组合。

设备投资上，FDX Fusion照样要添新设备，但格罗方德打算在前端晶体管制造环节尽量把现有设备用起来。

公司的目标是让FDX Fusion的运行成本明显低于传统7nm或6nm级工艺。至于成本优势最终能有多大，得等晶圆厂做完内部工艺验证才能看清。

2030年实现大规模量产

商业化进度上，格罗方德已经排出了明确的时间表。

2027年年中，公司计划先放出首版FDX Fusion PDK（工艺设计套件），让客户和设计生态着手做芯片设计。

到2028年，格罗方德希望启动初期客户生产。Sudipto Bose特意说明，这是初期客户生产，不是大规模量产。

高良率和有意义的量产规模，公司定的节点是2030年。

眼下已有客户承诺基于这项技术开发芯片，但格罗方德得先把符合客户规格的产品交出来。

采访里还提到了BMW、Bosch、NXP、Siemens和Tesla等企业。Sudipto Bose称，这些产业链上的公司过去几年一直在推动格罗方德开发类似技术，也提了相应需求。现在轮到公司证明自己能交付满足这些要求的技术平台。

EDA和IP生态方面，格罗方德已和主要EDA厂商谈开，眼下处在RFI/RFQ阶段，相关沟通已经持续了大约六至九个月。

头两年，格罗方德会跟试点客户一起做标准单元、I/O、SRAM这些基础IP。PCIe Gen 4/5、LPDDR6、DisplayPort之类复杂IP，则按首批客户的实际应用需求一步步补上。

格罗方德还打算拿自家MIPS和ARC处理器IP来推FDX Fusion生态。Sudipto Bose说，MIPS会跟公司联手，做针对物理AI优化的平台，并把现有处理器IP与FDX Fusion工艺做适配。

在他看来，有MIPS这种内部客户，开发周期能快5倍——MIPS可以更早流测试芯片，把问题反馈给工艺团队。

更多方向仍在摸索

FDX Fusion被格罗方德定为第一代产品，但下一代技术往哪走，公司已经在想了。

Sudipto Bose透露，嵌入式非易失性存储器、EDA布线、Chip Folding、2.5D集成等技术还留在创新实验室阶段。它们将来有可能成为下一代FDX Fusion的重要部分。

下一代产品什么时候发，还没定。格罗方德预计要到2028年上半年至年中，随着首批硅片验证和客户反馈陆续出来，技术路线才会看得更清楚。

FDX Fusion其实不是直接把CEA-Leti的现有成果拿来用。

Sudipto Bose表示，衬底工程这块由格罗方德与Soitec、CEA-Leti合作推进，其余部分主要靠格罗方德自己的技术积累，包括现有FDX平台、此前的7nm项目以及12nm工艺研发中攒下的东西。

从这次采访看，格罗方德没打算回到传统先进FinFET那条老路上去拼，而是想用FD-SOI另立一套竞争逻辑：靠先进平面晶体管加特殊衬底拿性能，用DUV工艺避开EUV设备投入，再以较低的设计成本吸引边缘AI、汽车电子和高速互联客户。

这条路成不成，最终要看2028年首批客户产品和2030年量产的表现。但对FD-SOI来说，FDX Fusion至少给了一个新方向：它不再只是22nm时代的低功耗特色工艺，也开始往更高性能的专用芯片市场走。