数据中心这块市场，AMD 已经打得相当强势。

服务器 CPU 的份额数字很能说明问题：2017 年约 0.2%，现在到了 46%。将近十年时间，AMD 从边缘挑战者变成拿下近半市场的玩家。

到了今年，AMD 出手更密集，接连放出几项动作，指向同一个目标：Agentic AI（智能体）。

先是 Zen 6 架构，在架构层面给出面向智能体时代的灵活计算底座。

接着是第六代 EPYC 处理器 Venice，最多 256 个核心，在芯片层面形成面向 Agentic AI 的 CPU 产品家族。

再是 Helion 机架，由 CPU 担纲调度和执行智能体任务，在机架层面提供专为 Agentic AI 打造的机架级参考设计。

美国当地时间 11 月 4 日，拉斯维加斯的 AMD In Depth 大会上，AMD 把 Zen 6 的架构设计、Venice 的产品布局以及 AI 负载下的机架级部署思路逐项讲开，同时亮出了延续到 2030 年的产品路线图。

这次 AMD 还头一回深入介绍了 MEXT 内存优化技术。按 AMD 公布的测试数据，在特定的智能体 AI 工作负载里，DRAM 用量砍掉 50%，系统性能仍能达到全 DRAM 配置的 99%。可见 AMD 盯的不只是计算核心，怎么让数据更高效、更便宜地流到 CPU 和 GPU，已经成为其 AI 基础设施布局里的关键一环。

从核心到处理器，从内存到机架，整条链路都围着 AI 时代的数据中心转。这些新品背后，除了性能提升，还能看到 AMD 对 AI 时代计算基础设施的重新盘算和取舍。

Zen 6 炸场，AMD 对于 AI 时代架构的思考

先看最硬核的部分，Zen 6。

第六代 EPYC 最高 256 核，这一点 AMD 此前已经公开，但核心内部改了什么，当时没说太细。这一次，前端、执行单元、缓存和指令集的细节被进一步摊开。

AMD 架构师 Mike Clark 在现场表示，Zen 6 同时强化了两个设计方向：一边是整颗处理器的吞吐能力，另一边是高频、低延迟的执行能力。落到产品上，就是 Zen 6c 和 Zen 6。

核心数上，高密度负责接住并发，高频负责加快关键步骤。Zen 6c 把单个核心复合体 CCX 从 16 核扩到 32 核，共享 L3 缓存从 32MB 涨到 128MB，最高频率从 3.7GHz 提到 4.1GHz，整颗处理器最高从 192 核扩展到 256 核。Zen 6 的 CCX 则从 8 核增至 12 核，L3 从 32MB 增至 48MB，最高加速频率从 5.0GHz 升到 5.3GHz。

这两条路线对应的正是智能体时代的 AI 场景。大量会话、沙箱和工具调用同时跑，得有更多核心来接活；而某些代码执行、数据库访问或串行步骤，又会直接影响整条任务的完成时间，单线程性能必须跟上。

还有个细节挺有意思：Zen 6c 的浮点调度器是三组、每组 60 项，高频版 Zen 6 则是每组 46 项。Clark 的解释是，频率越高，每个周期留给电路完成工作的时间越短，内部结构就得满足更紧的时序要求。Zen 6c 的频率目标相对低一些，

核心多了，缓存和访存也得同步跟上。Zen 6c 这次核心翻倍，L3 直接扩到四倍。按核心数折算，平均每核对应的 L3 容量从 2MB 变成 4MB，每核还保留 1MB 私有 L2。128MB L3 由 32 个核心共享，活跃核心按需取用。对需要共享数据的程序来说，更大的复合体也有机会减少跨复合体通信。缓存的道理不复杂：CPU 算得快，去主内存取数据却要等。Agent 调用的数据库、运行时和工具程序里，分支和不规则访存一大堆，把反复用到的数据留在核心附近，这些等待就能少一些。AMD 还改了预取策略：线程少、内存空闲时动作积极些；大量核心争带宽时，就压住无效搬运，免得预取自己把通路堵死。核心内部寻找可执行指令的空间也扩了。Zen 6 延续 Zen 5 打下的双基本块取指与流水线基础，把保存已解码操作的 Op Cache 扩到 6.75K Ops，最高每周期可提供 18 个操作，后续分派宽度为 8 路。Zen 6c 的乱序窗口从 448 项增至 640 项，整数物理寄存器从 240 项增至 352 项，Load／Store Queue 由 64／96 项增至 80／128 项。乱序窗口可以理解成 CPU 眼前的待办清单：前面的活等数据，就找后面能先干的。窗口和配套资源一扩，调度余地也更大。这跟智能体执行层的负载关系不小，它调用的真实软件往往满是分支、函数调用和不规则访存，处理器得在复杂路径里不停找出能推进的工作。

向量计算方面，Zen 6 沿用 512-bit 浮点通路，新增完整的 AVX-512 FP16 计算支持。INT8 VNNI 执行管线从两路加到四路，并引入 Bit Matrix Multiply 位矩阵乘法能力。数据加载支持每周期两次 512-bit，或四次 256-bit。两者搬运的数据总量相当，改进在于已有的 256-bit 代码也有机会更充分地用上通路。企业软件更新慢，这种兼顾很实际。

把这些变化摆到一起，AMD 的路数就清楚了：高频核心加快关键步骤，高密度核心承接大量并发，缓存、执行窗口和数据访问能力让核心持续干活，向量与系统能力则拓宽适用范围。

这些改动到底能换来多少提升？在固定频率、固定16核的测试条件下，Zen 6c对比Zen 5，在选定的企业与云负载上几何平均IPC提升约20%，AI负载约31%，整体提升约27%。Clark直言，AMD一直认为CPU会在AI软件生态里占有一席之地，所以持续加码通用计算、向量能力和系统效率。智能体的兴起，让这些设计的价值被放大了。这也正好对应AMD给Zen 6架构的定位：面向智能体时代的灵活计算（Flexible Computing for the Agentic Era）。

EPYC 9006的产品怎么排：AMD对AI时代CPU的思考

在AMD in Depth现场，AMD亮出了一颗96核Venice，最高加速频率5.3GHz。这颗高频Venice只是第六代EPYC阵容里的一个成员。SP7还有最高256核的高密度版本，配16通道内存；SP8覆盖8核到128核，瞄准企业服务器；Venice-X靠3D V-Cache服务EDA和高性能计算；Verano则用上LPDDR5X，主打AI主机节点的能效。

AMD为什么要准备这么多种CPU？这跟智能体的工作方式有关。以前用户提个问题，模型给个回答就完了。现在让Agent去完成一项任务，它可能先去查数据库，再写代码、跑测试，发现结果不对，还得回头重来。用户只下了一次指令，后台却要忙好几轮。模型负责计划和判断，而执行这些计划会调动大量CPU资源。

在AMD看来，智能体基础设施里的CPU分三种角色：一是AI Host Node，给GPU当主机；二是Agent Sandbox，为代码执行和工具调用提供沙箱；三是通用计算节点，跑企业原有的软件。

给GPU当主机，头一条就是得快。准备数据、提交任务、处理请求，这些环节一旦卡在CPU上，后面的GPU也可能跟着闲着。这类工作，把关键线程的处理速度提上去，往往比继续堆核心更管用。现场展示的96核、最高5.3GHz的Venice，针对的就是这种需求。AMD还给主机节点备了另一套方案：Verano。它最高提供192个Zen 6c核心或72个Zen 6核心，采用24通道LPDDR5X-8533，并通过EFB互连减少芯粒之间搬数据的能耗，内存用的是可更换的SOCAMM模块。LPDDR5X这一点值得多说两句。从今年AMD、英特尔、英伟达推出的智能体CPU看，大多配的是LPDDR5X，比如英伟达Vera同样采用LPDDR5X和SOCAMM，内存带宽最高约1.2TB/s，说到底还是数据中心面临的电力和散热压力越来越紧。LPDDR5X最早用在移动和边缘设备上，如今能在提供更高内存带宽的同时，功耗只有传统DDR5的几分之一，转向LPDDR5X成了服务器架构的一次关键演进。

到了Agent沙箱这一环，AMD又把高密核搬了出来。Agent执行代码、处理文件、调用工具，一般要在隔离环境里完成。这些任务可能只跑几秒，却会被成百上千次地反复启动。服务器既得启动得快，也得同时装下足够多的任务。SP7的256核、512线程配置，对准的就是智能体的并发需求。测试显示，面对短时工具任务，Xeon 6980P平台成绩为1，192核Graviton5为1.4，192核Turin为1.7，256核Venice达到2.5。

专用AI集群和企业服务器的需求并不一样。数据库、业务系统、虚拟机、检索服务，不会因为上了Agent就停工。过去靠人点一下、查一次的软件，如今可能被Agent反复调用。AI应用铺得越深，后台系统负载也跟着涨。AMD拿出的配置就是SP8。AMD方面称，这款设计是在与大型企业及OEM客户充分沟通后形成的。核心数覆盖8核至128核，内存为8通道，每条通道可插两条DIMM，平台最高TDP 400W。具体配置下，单路系统最多给到128条PCIe 6.0通道，双路则最高192条。

企业与云工作负载测试中，以128核Xeon 6980P为基准，256核EPYC 9996在MongoDB（YCSB）中的性能约为3.6倍，MySQL事务处理测试（TPC-C）约为2.8倍，Redis读取测试约为3.5倍。这里有个挺有意思的取舍：跟SP7比，SP8的内存通道从16条减到8条，单路PCIe通道上限却从96条增加到128条。存储和业务服务器未必需要256个核心，但要接大量NVMe SSD、网卡和其他设备。SP8把配置空间留给了这些用途，企业也不用为了I/O扩展，连带买下自己用不上的最高计算规格。现场展示的一组服务器整合测算中，AMD给出的结果是：单服务器性能约为原方案的7.4倍，服务器数量减少约86%，五年总拥有成本降低约37%。

这一回在工程软件里，AMD再次亮出了杀手锏3D V-Cache。

Venice-X 最高做到 96 核、192 线程，L3 缓存给到 1152MB，最高加速频率冲到 5.3GHz，单插槽理论峰值内存带宽约 1638GB/s。上一代 Genoa-X 其实已经是 96 核加 1152MB L3。这一轮核心数和缓存容量没变，变的是频率和带宽：最高加速频率从 3.7GHz 拉到 5.3GHz，峰值内存带宽从 460.8GB/s 提到约 1638GB/s，再加上 Zen 6 的架构改进。EDA、工程仿真这类软件会反复访问热点数据，大缓存能少跑主内存，高频核心加快计算，更高带宽则负责缓存之外的数据搬运。

HPC 展示里两组普通 Venice 的对比，也解释了 AMD 为什么高密度和高频两条路线都留着。256 核的 EPYC 9996 对 128 核 Xeon 6980P，AMD 给出的所选 HPC 负载整体性能约为 2.2 倍。拆到具体软件：GROMACS 约 2.92 倍，NAMD 约 3.20 倍，WRF 气象模拟约 2.87 倍。对同时跑大量仿真任务的集群来说，吞吐更高，同一时间就能算完更多活。

现场还有一个更直观的例子：同一项三天台风预报计算，128 核至强 GNR 平台要 7.38 小时，128 核 Turin 要 5.22 小时，96 核 Venice 为 3.49 小时，256 核 Venice 则压到 2.66 小时。

量产和发货节奏也定了。AMD EPYC 9006 SP7 已正式进入量产阶段，2026 年 4 季度开始发货；EPYC 9006 SP8 版本明年上半年发货；针对 HPC 的 EPYC 9006X SP7 和高能效的 EPYC 9006LP 会在明年下半年陆续上市。苏姿丰在 AMD 最新财报电话会上说，新一代 Venice EPYC 需求火热，OEM、ODM 平台订单数量较上一代 Turin 提升 20%。

内存不够又太贵，AMD 有新招

内存这块，AMD 在现场讲了不少。今年 DRAM 的需求大家都看到了：10 月，通用型 DRAM 产品 DDR4 8Gb（1G×8）的平均合约价格达到 27.5 美元。2016 年 6 月开始统计时还是 2.9 美元，涨了约 9.5 倍。

AI 对内存的胃口确实大。AMD 在活动现场说得很直接，跟企业客户聊，几乎每次都绕不开内存的供应和成本。模型参数、向量数据库都吃内存，Agent 跑起来产生的上下文、缓存和中间结果同样占内存。接着买 DRAM，钱越花越多；不买，任务又可能卡住跑不完。

于是 AMD 拿出了 MEXT。

今年 6 月，AMD 把 MEXT 收入囊中，这家公司的内存优化技术也随之进入 AMD 的数据中心产品布局。按 MEXT 的做法，访问频率低的数据会被挪到 NVMe 闪存上，DRAM 则留给那些正被频繁读取的数据。这么一来，用更少的 DRAM 也能装下更多内存数据。道理不复杂：程序运行时，并非所有数据都在被访问。MEXT 会先把暂时用不上的内存页面搬到闪存，再由预测引擎摸清应用的访问规律，把很可能马上要用的数据提前搬回 DRAM。AMD 方面介绍，预测引擎能跑在单个 EPYC 核心上，针对当前工作负载，一秒内就能完成训练。应用运行阶段一旦变化，它还会接着调整预测。这整个过程用不到 GPU。

少装 DRAM 以后，程序还能跑多快？AMD 这次给了具体成绩。在展示的智能体 AI 负载中，DRAM 用量减少 50%，性能仍达到全 DRAM 配置的 99%；对于其中最吃内存的一项 Agent 负载，性能约为全 DRAM 方案的 90%。Synopsys PrimeTime 保留约 95% 的性能，Spark 负载则约为 99%。

扩容也是 MEXT 的用武之地。AMD 展示过一套 EDA 服务器，配了约 1.4TB DRAM，有效内存容量翻倍之后，四个 PrimeTime 作业能同时跑，吞吐提升约 40%。此前内存只装得下两个作业，另外两个只能排队；扩容后四个作业并行，同一套硬件能干更多活。

MEXT 支持本地部署、云端、裸机、虚拟机和容器环境，也可用于全新和已有的 AMD EPYC 系统。在具体实践上，AMD 还谈到与 HPE 的合作：现阶段可在搭载 EPYC 的 HPE 系统上运行，后续计划提供预装 MEXT 和 RAMView 的系统。另外，AMD 自己也在用这项技术。AMD 内部已经在 145 套系统上部署 MEXT。按照 AMD 的测算，如果通过购买 256GB DIMM 扩容，每条 DIMM 约需 1.55 万美元，折合每 GB 超过 50 美元；采用 MEXT 后，单系统扩容成本可降低 83%，145 套系统预计节省超过 500 万美元。

Helion 登场：AMD 对于 AI 时代基础设施的思考

大会现场，AMD 也展示了专为 Agentic AI 设计的机架级参考设计 Helion。Helion 是什么？

Helion 是 AMD 在 Helios 之后推出的、面向 Agentic AI 的机架级补充方案。与以 72 块 Instinct GPU 为核心、面向训练和大规模推理的 Helios 配合，Helion 重点提供 CPU 执行资源，也可以加入本地推理 GPU。

这次，AMD 进一步给出了三种参考配置。追求密度的 Helion Liquid 采用液冷，最高容纳 36,864 个 CPU 核心，对应约 120kW 的机架功率。Helion Air 采用风冷，最高 16,384 核，对应约 60kW。还有一套 Helion Air＋Inference，在风冷机架内组合最高 12,288 个 CPU 核心和 16 块 MI350P，把 Agent 执行与本地推理放在一起。

机架层面，AMD 又对 CPU 与内存之间的功耗分配动了刀，这项功能叫 UPP，也就是统一功耗配置。以往服务器得按内存可能出现的峰值功耗留出余量，可实际跑起来，DIMM 未必一直吃满。UPP 的做法是采集内存功耗，把 SoC 和 DIMM 装进同一个功耗预算，约束交给固件执行，没被用满的供电余量就有机会转去支持计算。AMD 给出的特定配置里，开启 UPP 之后，每插槽能承接的 Agent 数量最多提升 20%。对已经顶到供电上限的机架来说，多跑出这些任务，就不必立刻添置同样数量的服务器。

再看 Helion 与英特尔、Arm、英伟达机架方案的对比：装 256 核 Venice 的 Helion，单机架最多可提供 73,728 个线程，约为英特尔 288 核 Clearwater Forest 方案的 2 倍、Arm AGI 的 136 核 Neoverse 的 3.6 倍、英伟达 88 核 Vera 方案的 1.6 倍。MEXT 压低的是获得新增内存容量的成本，UPP 则让供电预算更多流向计算。CPU、内存和供电得放在一起调，处理器的吞吐优势才能一路保留到整座机架。

拉斯维加斯活动现场，微软 AI 基础设施副总裁 Ananth Sankaranarayanan 登台，讲了 Azure 围绕 Venice 平台的产品安排：ND MI455X v7 用 Helios 服务器，面向大规模 AI 推理；HXv2 用 Venice-X，服务芯片设计和技术计算；HDv2 用 Venice，承担 AI 数据处理、智能体和 HPC 任务。微软当场宣布 HDv2 开放预览，客户可以申请提前使用。微软还展示了一组 Spark ETL 测试：处理 1.3TB 数据集时，搭载两颗 256 核 Venice 的 HDv2，性能是其选定的在售替代平台的 1.8 倍。微软也提到，AMD 芯片设计团队正在推进向新一代 Azure HX 实例迁移。

戴尔、HPE、联想、超微（Supermicro）和思科等合作伙伴同样到场，各自介绍了与 AMD 合作的进展。戴尔正把 Venice 纳入存储和 AI 数据平台的设计；HPE 谈的是 Helios 机架网络合作，以及借助 OpsRamp 等工具做系统管理；联想带来了基于 SP7 平台、覆盖全液冷 HPC 与常规企业应用的服务器设计；超微强调按工作负载来搭配 CPU、内存和 I/O；思科关注的是计算节点之间的网络连接与规模扩展。

据了解，目前已有超过 10 款 Helion 认证机架，首批从 2026 年 11 月开始提供。

AMD 未来五年路线图。

2017 年，AMD 推出第一代 EPYC，最高 32 核，当时最要紧的事是让服务器市场重新相信它。到今天，EPYC 已经是 AMD 数据中心业务的重要支柱。

最新财报显示，AMD 第三季度数据中心业务收入 85.46 亿美元，同比增长 97%，占公司当季总收入约 64%。从数据中心业务收入看，今年前三季度依次为 57.75 亿美元、67.18 亿美元和 85.46 亿美元；预计 Q4 将接近 128 亿美元。这里面既有 EPYC 的贡献，也有 Instinct 加速器的增长。

AI 时代对 CPU 的需求，也算是历史送给 AMD 的一份礼物。多年的架构积累、企业软件兼容性和云平台合作……GPU、网络芯片与软件等，AMD 都已备齐，Helios、Helion 把它们配成系统，服务器伙伴再按客户用途完成设计和交付。这也是 AMD 作为 AI 基础设施供应商的实力所在。

从架构、核心密度、内存带宽，到不同产品配置和客户进展，Venice 已经交出一份完整的答卷。EPYC Venice，领先一代。后续路线，AMD 已经排到了 2030 年。Venice 已于今年第三季度启动出货；第七代 EPYC Florence 预计 2028 年推出，将采用新一代制程，并加入 AI Compute Extensions；第八代 Ravenna 预计 2030 年到来。按这条路线，AMD 计划大约每两年推进一代服务器 CPU。

全球计算产业的版图正被 AI 重新改写。新一轮基础设施建设的浪潮已经起来，AMD 手里有牌，也站得住脚，能跟着这波往前走。苏姿丰此前说过一句话：「我们从未处于如此有利的位置。」