AMD Zen 6架构详解：EPYC 9006系列最高256核，瞄准智能体AI

在数据中心这块地盘上，AMD已经打得相当强势。

服务器CPU的市占率从2017年约0.2%涨到今天的46%。将近十年时间，AMD从被忽视的挑战者变成拿下近半市场的玩家。今年它更是连甩几颗炸弹，招招都指向同一个方向：Agentic AI（智能体）。

头一颗是Zen 6架构，在架构层面给出了面向智能体时代的灵活计算底座。

第二颗是第六代EPYC处理器Venice，最多256个核心，在芯片层面推出面向Agentic AI的CPU产品家族。

第三颗是Helion机架，由CPU作为核心来调度和执行智能体任务，在机架层面给出专为Agentic AI打造的机架级参考设计。

美国当地时间11月4日，拉斯维加斯的AMD In Depth大会上，AMD把Zen 6的架构设计、Venice的产品布局，以及AI负载下的机架级部署思路逐一拆开讲，同时公布了延伸到2030年的产品路线图。

这次AMD还首次深度介绍了MEXT内存优化技术。按AMD给出的测试结果，在特定智能体AI工作负载中，DRAM用量减少50%，系统性能仍能达到全DRAM配置的99%。看得出来，AMD盯的不只是计算核心本身。怎么让数据更高效、更低成本地流向CPU和GPU，已经是它AI基础设施布局里重要的一环。

从核心到处理器，从内存到机架，整条链路都围着AI时代的数据中心转。这些新产品背后，除了性能升级，还有AMD对AI时代计算基础设施的重新思考和取舍。

Zen 6登场，AMD对AI时代架构的盘算

先看最硬核的部分，Zen 6。

第六代EPYC最高256核此前已经公布过，但核心内部改了什么，AMD当时说得并不清楚。这回前端、执行单元、缓存和指令集的细节被进一步摊开。

AMD架构师Mike Clark在现场说，Zen 6同时强化了两个设计点：一头是整颗处理器的吞吐能力，另一头是高频、低延迟的执行能力。落到产品上，就是Zen 6c和Zen 6。

核心数上，高密度版本接住并发，高频版本加快关键步骤。Zen 6c把单个核心复合体CCX从16核扩大到32核，共享L3缓存从32MB增加到128MB，最高频率由3.7GHz提高到4.1GHz，整颗处理器最高从192核扩展到256核。Zen 6的CCX从8核增加到12核，L3从32MB增至48MB，最高加速频率由5.0GHz提高到5.3GHz。

两条路线对应的正是智能体时代的AI场景。大量会话、沙箱和工具调用同时跑，需要更多核心来承接；某些代码执行、数据库访问或串行步骤，又会直接决定整条任务多久完成，靠的是更强的单线程性能。

有个细节挺有意思：Zen 6c的浮点调度器是三组、每组60项，高频版Zen 6则是每组46项。Clark的解释是，频率越高，每个周期留给电路完成工作的时间越短，内部结构就得满足更紧的时序要求。Zen 6c频率目标相对低一些，AMD就用这部分设计空间多加调度资源，让处理器有机会从更多等待中的操作里找出能执行的工作。

核心多了，缓存和访存也得跟上。Zen 6c的缓存这回是核心翻倍、L3直接扩到四倍。按核心数折算，平均每核对应的L3容量从2MB变成4MB，每核还保留1MB私有L2。128MB L3由32个核心共享，活跃核心可以按需取用。对需要共享数据的程序来说，更大的复合体也有机会减少跨复合体通信。缓存的用处不难理解：CPU算得快，去主内存取数据却要等。Agent调用的数据库、运行时和工具程序里有大量分支和不规则访存，把反复用到的数据留在核心附近，就能少等一些。AMD还调了预取策略：线程少、内存空闲时积极一点；大量核心争带宽时，则控制无效搬运，免得预取自己把通路堵住。核心内部寻找可执行指令的空间也扩了。Zen 6延续Zen 5打下的双基本块取指与流水线基础，把保存已解码操作的Op Cache扩大到6.75K Ops，最高每周期可提供18个操作，后续分派宽度为8路。Zen 6c的乱序窗口从448项增至640项，整数物理寄存器从240项增至352项，Load／Store Queue由64／96项增至80／128项。乱序窗口可以理解成CPU眼前的待办清单：前面的活等数据，就找后面能先干的。窗口和配套资源大了，调动工作的余地也更大。这跟智能体执行层的负载很对得上。它调用的真实软件往往有大量分支、函数调用和不规则访存，处理器得在这些复杂路径里一直找能推进的工作。

向量计算这边，Zen 6保留512-bit浮点通路，新增完整的AVX-512 FP16计算支持。INT8 VNNI执行管线从两路增加到四路，还加入了Bit Matrix Multiply位矩阵乘法能力。数据加载支持每周期两次512-bit，或四次256-bit。两者搬的数据总量相当，改进在于已有的256-bit代码也有机会更充分地用上通路。企业软件更新慢，这种兼顾挺实际。

把这些变化摆在一起，AMD的路数就清楚了：高频核心加快关键步骤，高密度核心承接大量并发，缓存、执行窗口和数据访问能力帮核心持续干活，向量与系统能力则把适用范围撑大。

那这些改动到底带来多少提升？在固定频率、固定16核的测试中，Zen 6c对比Zen 5，在所选企业与云负载上的几何平均IPC提升约20%，AI负载约31%，整体约提升27%。Clark说得很直白，AMD长期相信CPU会在AI软件生态里占有一席之地，所以一直在加强通用计算、向量能力和系统效率。智能体的兴起，把这些设计的价值放大了。这也对上了AMD给Zen 6架构的定位：面向智能体时代的灵活计算（Flexible Computing for the Agentic Era）。

EPYC 9006排兵布阵：AMD对AI时代CPU的考量

在AMD in Depth活动现场，AMD亮出了一颗96核的Venice，最高加速频率5.3GHz。这颗高频芯片只是第六代EPYC阵容里的一个成员。SP7另有一个最高256核的高密度版本，内存给到16通道；SP8从8核覆盖到128核，盯的是企业服务器；Venice-X靠3D V-Cache服务EDA和高性能计算；Verano则用上LPDDR5X，主打AI主机节点的能效。

AMD铺开这么多CPU型号，跟智能体的工作方式直接相关。以前是用户提问、模型作答。现在把一项任务交给Agent，它可能先去查数据库，再写代码、跑测试，结果不对还得回头重来。用户只下了一次指令，后台已经忙了好几轮。计划和判断由模型负责，而这些计划的执行要消耗大量CPU资源。

在AMD的划分里，智能体基础设施中的CPU承担三种角色：AI Host Node，也就是给GPU当主机；Agent Sandbox，为代码执行和工具调用提供沙箱；还有通用计算节点，跑企业原有的软件。

当GPU的主机，第一要求是快。准备数据、提交任务、处理请求，哪一步卡在CPU上，后面的GPU就可能空转。这类活儿，把关键线程的速度提上去，通常比继续堆核心更管用。现场那颗96核、最高5.3GHz的Venice，针对的就是这种场景。AMD还给主机节点备了另一套方案Verano：最高192个Zen 6c核心或72个Zen 6核心，24通道LPDDR5X-8533，通过EFB互连压低芯粒间搬数据的能耗，内存用的是可更换的SOCAMM模块。LPDDR5X这点值得展开说说。今年AMD、英特尔、英伟达推出的智能体CPU，大多配的是LPDDR5X，比如英伟达Vera同样用LPDDR5X加SOCAMM，内存带宽最高约1.2TB/s，原因还是数据中心面临的电力和散热压力越来越大。LPDDR5X最早用在移动和边缘设备上，如今它能提供更高内存带宽，功耗却只有传统DDR5的几分之一，转向LPDDR5X算是服务器架构的一次关键演进。

到了Agent沙箱，AMD又把高密度核心搬了出来。Agent执行代码、处理文件、调用工具，一般都得在隔离环境里跑。这些任务可能只持续几秒，却会被成百上千次地反复启动。服务器既要起得快，也要同时装得下足够多的任务。SP7的256核、512线程配置，对准的正是智能体的并发需求。测试数据看，面对短时工具任务，Xeon 6980P平台成绩为1，192核Graviton5为1.4，192核Turin为1.7，256核Venice达到2.5。

企业服务器的需求和专用AI集群又不一样。数据库、业务系统、虚拟机和检索服务，不会因为上了Agent就停摆。原先靠人点击、查询的软件，现在可能被Agent连续调用。AI应用扎得越深，后台这些系统越忙。SP8就是AMD拿出的配置。据AMD介绍，SP8的设计源自与大型企业和OEM客户的深入交流。它覆盖8核到128核，8通道内存，每通道支持两条DIMM，平台最大TDP为400W。按具体配置，单路系统最多提供128条PCIe 6.0通道，双路最高192条。

企业和云工作负载测试中，以128核Xeon 6980P为基准，256核EPYC 9996在MongoDB（YCSB）中的性能约为3.6倍，MySQL事务处理测试（TPC-C）约为2.8倍，Redis读取测试约为3.5倍。这里有个挺有意思的取舍：跟SP7比，SP8的内存通道从16条减到8条，单路PCIe通道上限反倒从96条增加到128条。存储和业务服务器未必需要256个核心，却要接大量NVMe SSD、网卡和其他设备。SP8把配置空间留给了这些用途，企业也不用为了I/O扩展，连带买下自己用不上的最高计算规格。现场一组服务器整合测算里，AMD给出的结果是：单服务器性能约为原方案的7.4倍，服务器数量减少约86%，五年总拥有成本降低约37%。

这回在工程软件上，AMD又亮出了3D V-Cache这张牌。

Venice-X最高96核、192线程，L3缓存1152MB，最高加速频率5.3GHz，单插槽理论峰值内存带宽约1638GB/s。上一代Genoa-X其实已经做到96核和1152MB L3。这一轮AMD核心数和缓存容量都没动，把最高加速频率从3.7GHz提到5.3GHz，峰值内存带宽从460.8GB/s提到约1638GB/s，再加上Zen 6的架构改进。EDA、工程仿真这类软件会反复访问热点数据，大缓存减少主内存访问，高频核心加快计算，更高带宽负责缓存之外的数据。

这次HPC展示里，两组普通Venice的对比，也能说明AMD为何高密度和高频两条路线都留着。256核EPYC 9996对128核Xeon 6980P，AMD给出的所选HPC负载整体性能约为2.2倍。分软件看，GROMACS约为2.92倍，NAMD约为3.20倍，WRF气象模拟约为2.87倍。对同时跑大量仿真任务的集群来说，吞吐更高意味着同一时间能干完更多计算。现场还有个更直观的例子：完成同一项三天台风预报计算，128核至强GNR平台要7.38小时，128核Turin要5.22小时，96核Venice为3.49小时，256核Venice缩短到2.66小时。

AMD EPYC 9006 SP7已正式进入量产阶段，2026年4季度开始发货；EPYC 9006 SP8版本明年上半年发货，针对HPC的EPYC 9006X SP7以及高能效的EPYC 9006LP将于明年下半年陆续上市。AMD最新财报电话会上，苏姿丰表示，新一代Venice EPYC需求火热，OEM、ODM平台订单数量较上一代Turin提升20%。

内存又贵又不够，AMD拿出了新办法

围绕内存这个话题，AMD在大会现场谈了很多。

今年DRAM需求有多旺，市场已经给出答案。10月，通用型DRAM产品DDR4 8Gb（1G×8）的平均合约价来到27.5美元；2016年6月开始统计时这个数字是2.9美元，前后涨了约9.5倍。

AI吃内存，这话并不夸张。AMD现场说得很直白，几乎每见一个企业客户，话题都会绕到内存供应和成本上。模型参数、向量数据库要占内存，Agent跑起来产生的上下文、缓存和中间结果同样要占。接着买DRAM，账单越来越重；不买，任务又可能卡住跑不完。

针对这个矛盾，AMD给出的答案是MEXT。

MEXT是AMD今年6月收购的一家公司，其内存优化技术如今被装进了AMD的数据中心产品盘子。做法说起来不复杂：把一时用不到的数据挪到NVMe闪存上，DRAM只留给高频访问的那部分，于是同样的DRAM能装下更多内存数据。背后的道理也简单，程序跑起来时并非所有数据都在被读取。MEXT先把闲置的内存页面迁到闪存，再由预测引擎盯住应用的访问规律，把马上要用的数据提前搬回DRAM。按照AMD的说法，这个预测引擎跑在单个EPYC核心上就行，一秒之内就能针对当前工作负载完成训练；应用运行阶段一旦变化，预测也会跟着调整。全程用不着GPU。

少插DRAM之后，程序还能跑多快？AMD这次拿出了具体数字。在其展示的智能体AI负载中，DRAM用量砍掉50%，性能仍有全DRAM配置的99%；最吃内存的那项Agent负载，性能大约是全DRAM方案的90%。Synopsys PrimeTime能保住约95%的性能，Spark负载约为99%。

扩容也是MEXT的用武之地。AMD摆出的一套EDA服务器配了约1.4TB DRAM，有效内存容量翻倍之后，四个PrimeTime作业可以同时跑，吞吐提升约40%。此前内存只够装两个作业，另外两个得排队；扩容后四个作业并行，同一套硬件干的活更多了。

部署环境方面，MEXT覆盖本地、云端、裸机、虚拟机和容器，新装的与已有的AMD EPYC系统都能用。AMD还提到了和HPE的合作：现阶段可以在搭载EPYC的HPE系统上运行，后续计划推出预装MEXT和RAMView的系统。AMD自己也在吃这口饭，内部已有145套系统部署MEXT。按AMD的测算，若靠买256GB DIMM来扩容，每条DIMM约1.55万美元，折合每GB超过50美元；改用MEXT后，单系统扩容成本可降83%，145套系统预计省下超过500万美元。

Helion登场：AMD对AI时代基础设施的盘算

专为Agentic AI打造的机架级参考设计Helion，也在大会现场亮了相。Helion到底是什么？

它是AMD继Helios之后推出、面向Agentic AI的机架级补充方案。Helios以72块Instinct GPU为核心，主攻训练和大规模推理；Helion与它搭配，重点补上CPU执行资源，本地推理GPU也可以加进来。

AMD这次把参考配置细化到了三种。主打密度的Helion Liquid走液冷路线，最多装36,864个CPU核心，对应约120kW机架功率；Helion Air用风冷，最高16,384核，约60kW；另有Helion Air＋Inference，在风冷机架里组合最高12,288个CPU核心和16块MI350P，把Agent执行和本地推理放到一处。

到了机架这一层，AMD还动了CPU与内存之间的功耗分配，这项功能叫UPP，即统一功耗配置。以往服务器得按内存可能的峰值功耗留出余量，可真跑起来DIMM未必一直吃满。UPP的做法是采集内存功耗，把SoC和DIMM纳入同一份功耗预算，由固件执行约束，省下来的供电余量就有机会喂给计算。AMD给出的特定配置里，开启UPP后每插槽能承接的Agent数量最多多出20%。对已经顶到供电上限的机架来说，多干的这些活，意味着不必立刻添置相应数量的服务器。

拿Helion和英特尔、Arm、英伟达的机架方案比一比：搭256核Venice的Helion，单机架最高提供73,728个线程，分别约为英特尔288核Clearwater Forest方案、Arm AGI的136核Neoverse、英伟达88核Vera方案的2倍、3.6倍和1.6倍。MEXT压低了新增内存容量的获取成本，UPP让供电预算更多流向计算。CPU、内存、供电得放在一起调，处理器的吞吐优势才能一路保到整座机架。

拉斯维加斯现场，微软AI基础设施副总裁Ananth Sankaranarayanan登台，介绍了Azure围绕Venice平台的产品安排：ND MI455X v7采用Helios服务器，面向大规模AI推理；HXv2采用Venice-X，服务芯片设计和技术计算；HDv2则采用Venice，承担AI数据处理、智能体和HPC任务。微软当场宣布HDv2开放预览，客户可以申请提前使用。微软还展示了一组Spark ETL测试：处理1.3TB数据集时，搭载两颗256核Venice的HDv2性能达到其所选在售替代平台的1.8倍。微软也提到，AMD芯片设计团队正在推进向新一代Azure HX实例迁移。

戴尔、HPE、联想、超微（Supermicro）和思科等合作伙伴同样到场，各自讲了与AMD合作的进展。戴尔正把Venice纳入存储和AI数据平台的设计；HPE谈到Helios机架网络方面的合作，以及用OpsRamp等工具做系统管理；联想介绍了基于SP7平台、覆盖全液冷HPC和常规企业应用的服务器设计；超微强调按工作负载来搭配CPU、内存和I/O；思科则把注意力放在计算节点之间的网络连接和规模扩展上。

目前已有超过10款Helion认证机架，第一批从2026年11月开始供应。

AMD未来五年路线图

2017年，AMD第一代EPYC面世，最高32核。那时候，头一件要紧事是让服务器市场再度信任这家公司。如今，EPYC已是AMD数据中心业务的关键支撑。最新财报显示，AMD第三季度数据中心业务收入85.46亿美元，同比增长97%，约占公司当季总收入的64%。单看这项业务，今年前三季度依次为57.75亿美元、67.18亿美元和85.46亿美元，Q4预计接近128亿美元。这里面既有EPYC的功劳，也有Instinct加速器的增长。

AI时代对CPU的需求，算得上是历史送给AMD的一份礼物。架构上多年的积累、对企业软件的兼容、与云平台的合作……GPU、网络芯片、软件等，AMD都已备齐，Helios和Helion把它们组成系统，服务器伙伴再按客户用途完成设计交付。AMD作为AI基础设施供应商的实力，也体现在这里。

从架构、核心密度、内存带宽，到不同产品配置与客户进展，Venice交出的答卷已经相当完整。用AMD的话说，EPYC Venice领先一代。后续路线，AMD已经排到了2030年：Venice今年第三季度开始出货；第七代EPYC Florence预计2028年推出，用上新一代制程，并加入AI Compute Extensions；第八代Ravenna预计2030年到来。按这条路线，AMD打算大约每两年推一代服务器CPU。

AI正在改写全球计算产业的格局。新一轮基础设施建设浪潮掀起之际，AMD已经具备参与其中、持续向前的实力。苏姿丰此前说过：“我们从未处于如此有利的位置。”