台积电被曝评估3D DRAM：HBM基底代工之后，存储边界还守得住吗

一则3D DRAM的传闻，牵出的是一条外界长期没太当回事的延伸路线。

有消息称，应最大客户英伟达的要求，台积电正在评估生产3D DRAM的可行性。可能的方案有两种：一是新建工厂，二是收购现成设施再改造。量产时间表目前还没有确定。消息传出后，产业界的讨论很快就热了起来。

3D DRAM被推上台面，直接的推力来自AI算力扩张引发的存储供应紧张。眼下AI加速器能释放多少性能，越来越不看逻辑制程本身，而看数据能不能以足够低的功耗、足够高的带宽在计算单元和存储之间跑起来。HBM是这一环的核心载体，可HBM生产要吃掉大量先进DRAM产能，存储原厂又把资源往高附加值产品上倾斜，一般服务器DRAM的供给于是更紧。CoWoS封装把GPU和HBM集成在同一个封装体内，对存储环节的接口、带宽和功耗约束有直接认知，由它来评估3D DRAM，技术逻辑上说得通。

3D DRAM靠垂直堆叠存储单元提升密度，被广泛看作DRAM技术的一个演进方向，但离成熟量产还差得远。台积电在逻辑代工上积累的工艺控制能力，未必能直接搬到DRAM阵列制造里。后者涉及电容结构、刷新机制和良率爬坡，这套工程体系和逻辑制程差别明显。存储原厂

其实台积电往存储相关领域延伸，并不是从现在才开始。嵌入式存储方面，eRRAM已在40nm、28nm、22nm和12nm节点量产，eMRAM在22nm实现量产，12nm正在开发，5nm和6nm节点也在推进验证。这类嵌入式新型非易失存储主要用在车规微控制器、工业控制和物联网终端上，体量没法跟HBM或DRAM比，却让台积电在标准

真正需要留意的格局变化，出在HBM供应链的权力结构上。从HBM4开始，SK海力士已经把基底芯片的生产外包给台积电；美光也确认，其HBM4E的基底逻辑芯片交由台积电代工；三星则在英伟达的要求下，第一次把定制HBM的基底裸片交给台积电3nm工艺代工。三家存储原厂在基底芯片上同时向台积电靠拢，说明台积电已经以“逻辑底座代工者”的身份嵌进了HBM价值链，不再只是封装环节的集成方。基底芯片承载着HBM与GPU之间的接口逻辑和定制功能，制程怎么选，直接关系到带宽、功耗和产品差异化的空间。这一环节被系统性地交到台积电手里，存储原厂对自己产品逻辑底座的掌控力就相应减弱，台积电在AI硬件供应链里的不可替代性则继续上升。

全球三大顶级存储原厂同时把核心基底芯片业务交给台积电，台积电的产业角色由此跨了一大步。它早已不是单纯的芯片代工厂或封装服务商，而是深嵌在全球高端HBM价值链里、握着核心基底工艺的关键角色。HBM基底芯片承担着GPU与存储芯片之间的核心接口逻辑、数据传输、功耗调控和定制化功能，其制程工艺直接决定高端AI硬件的带宽上限、能效水平和产品差异化竞争力。

换个角度看，台积电更值得关注的，是它是否在为更长期的供应链角色铺路。假如AI算力需求继续把存储推向系统性能的中心，逻辑代工和存储制造之间那道传统产业边界，就可能在先进封装、基底代工和3D集成等多个层面被一点点磨掉。台积电不必在DRAM市场上复制它在逻辑代工中的份额，只要在“计算与存储怎么被放在一起”这个环节上攥住足够多的工艺选项，它在AI供应链中的议价位置就足以改变。

风险也摆在明面上。存储芯片的强周期性没有消失，涨价刺激扩产、扩产再压价格的循环，历史上反复上演。台积电若以大规模资本投入进入存储制造，就得在AI需求的持续性和存储价格的波动性之间做权衡。同时，三星、SK海力士和美光不会轻易让出它们在DRAM制造上的规模壁垒，3D DRAM本身的技术成熟度也还有待验证。更合理的判断或许是：台积电正以嵌入式存储的既有积累为底座，以“HBM基底代工的角色升级”为杠杆，审慎评估要不要把触角伸向存储制造。评估往哪走，取决于英伟达等客户愿意为“第二供应来源”付多少溢价，也取决于台积电对自身工艺能力边界的确信程度。不管结果如何，逻辑代工与存储之间那道墙，已经不像五年前那样分明了。

*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。