RISC-V适合做AI计算吗？Quadric高管称方向可能就选错了
随着AI模型和计算架构快速演进，芯片设计正在发生新的变化。传统通用处理器已经难以满足部分AI工作负载对并行计算、能效和灵活性的要求，专用AI加速器因此成为产业发展的重要方向。 在这一过程中....
AI模型和计算架构演进得很快，芯片设计也随之出现新变化。通用处理器在部分AI负载上已经撑不住并行计算、能效和灵活性的要求，专用AI加速器于是成了产业发力的一条路。
也正因如此，RISC-V被越来越频繁地带进AI芯片设计的讨论。它作为开放指令集架构，最大的好处是可定制：设计企业能按需改指令集、加专用计算单元，甚至针对某个AI任务重做处理器架构。比起指令集固定的商业处理器，这种灵活度为AI芯片创新留出了更多余地。
问题是：AI计算本身该由RISC-V来扛，还是让它当AI加速器的控制核心更合适？
SemiEngineering近日围绕这个疑问组织了一场行业讨论。Quadric、Siemens EDA、SignatureIP和Breker的多位业内人士各自发表了看法。其中一个观点争议不小：**从RISC-V出发去设计AI加速器，可能一开始方向就选错了。**
对这一说法，Quadric首席营销官Steve Roddy明确反对。
他的看法是，把RISC-V处理器和外部AI加速器拼在一起，等于人为造出一个系统分区问题：一部分任务跑在可编程处理器上，另一部分交给外部加速器，两边得频繁交换数据。片上互连因此更复杂，编译器面临的要求也更高。加速器规模一大，这个问题还会被继续放大。
Roddy举了个例子：假设一个100 TOPS的AI系统要配16个RISC-V处理器，分别服务多个加速器模块，那系统就得处理复杂的数据调度、互连和验证。按他的说法，这其实是在补架构设计之初就留下的坑。
他的核心逻辑是：CPU擅长指针追踪、多线程调度和动态变化的任务，AI推理对这些能力的需求并不完整。很多推理计算在执行之前，路径已经相当明确，用不着传统CPU为高度不确定的调度预备大量硬件资源。
传统DSP倒是更贴近AI计算需求，但它主要面向向量运算，而AI计算里的一大难题是矩阵乘矩阵。
所以Roddy的主张是：与其从通用CPU出发一点点加AI功能，不如直接上原生矩阵计算架构。
不过，这并不等于RISC-V在AI芯片里就没价值了。
Dave Kelf是Breker的CEO，他给出了另一个角度：AI加速器的控制层，或许才是RISC-V真正能派上用场的位置。以往很多AI加速器靠复杂状态机来管控，再由主处理器调度各个计算模块。可加速器越做越大、越做越复杂，状态机这套控制办法的短板就慢慢显出来了。
Kelf说，他们已经看到多家公司让RISC-V处理器去管加速器的控制。道理在于，设计人员能按需给RISC-V加自定义指令，比如向量计算指令、矩阵乘法指令，还有专门用来提升数据加载和存储效率的指令。
有了这些定制能力，处理器协调各计算模块会更顺手，处理器和加速器之间传数据的延迟也能降下来。他还举了个实际例子：有些企业用SIMT架构做大规模并行计算时，不同计算通道的执行路径会分叉。企业就让RISC-V控制处理器接下一部分分叉任务，剩下的计算仍旧交给加速器，整个系统的运行效率因此得到改善。
说到底，关键不是拿RISC-V去扛繁重的AI计算，而是让它分担一部分必要的数学运算和控制活儿，把整个加速器系统撑住、跑得高效。
这也意味着，RISC-V和AI加速器不是简单的谁替谁，架构上分好工，两者可以互补。
当然，指令集能定制、够灵活，开发工作也跟着更复杂。
Roddy提到，RISC-V可以随意加指令，但编译器、模拟器、验证环境这些麻烦事得企业自己解决。如果只是小改一点，商业处理器IP供应商Tensilica此前已有比较成熟的自动化工具链，能同步生成对应的编译器、模拟器和验证环境。
所以他的看法是，企业真要选RISC-V，就得把它的定制能力用足，不然未必能比商业处理器IP显出优势。
来自Siemens EDA的Francisca Tan也提到，定制指令的验证与芯片内部的可观测性，这两件事都不能忽视。
RISC-V指令集越扩越多，工程师得能追踪自定指令跑得怎么样，还要在调试和流片验证环节盯住内部信号，看实际性能有没有达到设计目标。
Siemens EDA这边，既能对RISC-V自定义指令做执行追踪，也能借助压缩指令追踪技术，把处理器以及SoC内部互连、总线等各模块的数据抓出来。
SignatureIP高级副总裁Ewald Leiss把话题再往前推了一步，落到系统级验证上。
他的说法是，自定义指令自己能正确执行，不代表整颗芯片就一定能正常干活。
多颗RISC-V核心和加速器装进同一颗高性能SoC之后，缓存一致性、数据流量的突发、片上网络（NoC）拥塞，这些都可能冒出新麻烦，严重时互连网络还会死锁。
也就是说，指令执行本身没问题，可它要用的数据没能按时送到，整个计算系统照样会出故障。
所以企业光验证指令集还不够，得站在整个SoC系统的层面，把数据流、互连和缓存一致性一并验过。
从这场讨论看，RISC-V在AI芯片里的角色，其实正在分岔。
一头是，RISC-V的开放和可定制，给企业做差异化处理器留出了空间，在加速器控制、数据调度以及部分专用计算任务上，它的用处正慢慢显出来。
另一头，把RISC-V直接当成AI推理的核心计算架构，未必是最好的路子。CPU与加速器之间怎么分工、数据怎么搬、编译器有多复杂，这些难题还摆在那里。
更关键的是，AI芯片的比拼早就不只看计算单元了。指令集、处理器、加速器、编译器、片上互连加上系统级验证，得凑成一个完整的体系。
RISC-V 的开放属性，解决的是芯片设计够不够灵活这件事。可灵活本身换不来性能上的领先。真正要回答的问题在于，怎么把这份灵活变成实打实的计算效率——这也是 RISC-V 想挤进 AI 芯片赛道绕不开的一关。
