台积电垂直DRAM专利：代工龙头会否挑战存储厂商？

台积电围绕垂直DRAM申请的专利，让外界生出一个疑问：全球领先的晶圆代工厂，将来会不会去挑战现有存储器厂商？这种好奇并不难理解。专利披露的内容涉及垂直晶体管和集成电容器，说明台积电正在摸索与未来存储器微缩有关的架构。不过，做技术探索和真正商业化进入市场，是两个不同的节点，中间还隔着不小的制造门槛和经济性门槛。

解读专利本身时，准确性很关键。「US @2022」并不能唯一对应某一份专利文件。台积电一项相关申请US20220359529A1在2022年11月公开，描述的结构把垂直沟道晶体管与混合式沟槽及堆叠电容器集成在一起。另一项专利2022年5月提交、以US20230240066A1公开，设计是在垂直环绕栅极（GAA）晶体管正上方放置电容器。这些专利披露不应被混为同一种架构，也不该被当成产品发布公告。

即便如此，这些专利仍有实际意义。它们说明台积电在琢磨怎么缩小存储单元的占用面积、以垂直方式集成存储结构。但专利证明不了台积电已经具备量产条件、做出了投资承诺，或者有意销售标准型DRAM产品。一种说得通的解释是，这类研究是为嵌入式存储器、逻辑与存储器集成，或者未来客户需求留技术选择。当然，这仍属推断，并非台积电公开披露的商业战略。

竞争层面更受关注的问题，是DRAM怎么继续微缩。SK海力士已公开把4F²垂直栅极平台和3D DRAM列为未来方向。关键在于，两者相关但概念不同：存储单元占用面积缩小，并不自动等于实现了多层有源存储单元的堆叠。同样，HBM是把已制造完成的DRAM芯片堆叠起来，和在存储阵列内部构建垂直重复排列的存储单元，也是两回事。

对于SK海力士、

第一道坎是电气控制。存取晶体管要提供足够大的电流来支撑高速运行，同时把漏电流压得足够低，以保住存储电荷。结构密集、垂直排布，也让相邻结构之间的相互影响更难控制。SK海力士在位线屏蔽和背栅控制方面的研究显示，存储单元面积缩减看着简单，背后可能是大量工程工作。

第二道坎是电容器集成。存储单元占用面积缩小，并不会让可读取电荷存储信号的需求消失。设计人员得在电容量、介电层漏电、击穿可靠性和制造复杂性之间找平衡。垂直结构能带来额外表面积，但同时也要求在越来越窄的空间里做到薄膜沉积、刻蚀和电气连接的一致性。每多一项结构上的好处，就多一个必须解决的集成难题。

第三道坎是制造经济性。堆叠层数增加能提高名义存储密度，可工艺步骤、检测要求以及产生缺陷的机会也会跟着增加。热预算限制了哪些材料和制造工艺顺序能共存。键合技术同样带来对准精度和界面质量方面的要求。所以，真正有商业意义的衡量指标，是每个可用且通过质量认证的存储比特的成本，而不是某种拟议结构里能设计出多少个存储单元。

台积电专利之所以引发讨论，原因也在这里：它不只是关于台积电自身的猜测。传统DRAM微缩若越来越难走，架构一旦转向，存储容量、功耗、供应经济性乃至计算成本都可能受到牵动。不过，存储密度再高，也不等于带宽一定更大、系统能耗一定更低。外围电路、接口、封装，还有存储器与处理器怎么连接，同样会左右结果。

台积电披露的这些专利值得关注，因为它们证明该公司正在开展相关技术探索。更深一层的启示在于，未来DRAM领域的领先地位，将要求架构、材料、工艺集成和制造能力一起进步。现有存储器厂商有长期积累的量产经验，潜在挑战者可能具备不同的集成优势。最终胜出的，会是那些能以有竞争力的成本，把有前景的技术结构变成可靠产品的企业。3D DRAM竞争真正要紧的地方，就在这里。