美光准备把定制化DRAM和NAND的产品线铺得更宽。

上个月，这家公司对外公布了一份覆盖未来数年的DRAM与NAND闪存技术路线图。其中提到要用晶圆键合、能缩小NAND存储单元的新材料以及高NA EUV光刻，并详细说明了3D DRAM的研发布局。随着AI开发者愈发需要贴合自家处理器架构和特定负载的存储方案，扩充定制化DRAM与NAND产品矩阵成了这份路线图里格外显眼的一笔。

美光总裁兼首席技术与产品官Scott DeBoer本月稍早在公司一场活动上提到，DRAM眼下已接近物理原子极限。他同时表示，平面工艺节点还能迭代好几代，但公司更看重推出3D DRAM的时机，要让成本与性能综合起来最划算再上。至于3D NAND，重点是用新材料把存储单元结构压得更密，继续推进XYZ三维缩放。

DRAM：抛弃4F²单元，转向高NA EUV、新材料与3D DRAM的新一代微缩

一个让人意外的决定是，美光不再研发4F²存储单元DRAM方案，这与长鑫存储、三星、SK海力士走的路线并不相同。美光的解释是，在现有工艺基础上，4F²单元找不到可行的持续微缩路径。替代方案写进了未来路线图：晶圆键合、高NA EUV光刻、新材料，最终落到3D DRAM。公司打算2027年下半年让下一代1δ存储工艺进入量产；此后的1ε、ζÅ、ηÅ工艺分别处在不同的研发阶段。与此同时，两代3D DRAM也在同步开发，未来有望取代传统平面存储。

眼下美光大规模量产的1γDRAM工艺，是该公司首个用上EUV光刻的DRAM节点。在这之前，美光靠的是DUV多重曝光工艺，却依然能和采用EUV加工关键层的方案同台竞争。

下一代1δ工艺正在爬良率，量产时间定在2027年下半年。美光称，这一工艺的比特密度比1γ提升约20%；先进高k金属栅（HKMG）CMOS、新材料、埃级工艺控制以及设备智能化，会一并改善性能与功耗，良率和成本也能得到优化。

1δDRAM将在美国本土生产，用于新一代DDR、LPDDR、图形内存、HBM5、垂直HBM（vHBM）以及垂直边缘推理内存（vEIM）。为了做HBM5、vHBM5、vEIM这些产品，该节点还支持硅通孔（TSV）等配套技术，散热表现因此得到优化。

再往后的1ε工艺会引入晶圆键合：不同结构分别在不同晶圆上制备，随后把两片晶圆键合到一起。这种做法让存储设计与制造更灵活，但键合方案、键合结构，以及密度、性能、功耗能提升多少，美光都还没有公布。该工艺仍在研发中，量产时间表也未给出。

ζÅ节点还在早期开发，计划把高NA EUV光刻带入存储制造，进一步压小关键尺寸。需要用到高NA光刻的层数、预期密度增幅和量产时间，美光均未披露。可以确定的是，这个节点至少要到2030年才会落地，晚于三星、SK海力士计划2028年在DRAM产线部署高NA EUV的节奏。

ηÅ是美光公开的平面DRAM路线图中最晚的一代，眼下还在探索。DRAM产线用上高NA EUV之后，美光会借助其他微缩手段继续迭代。新材料被提及，但具体种类没公布，对器件结构有何影响也没说明。候选材料包括新型光刻胶、沉积前驱体、介电材料、导电材料，目标是做出更小的晶体管与电容，最终抬高DRAM单元密度。

说到底，美光的路线图仍坚持在6F²单元上迭代DRAM，这与长鑫、三星、SK海力士的路线存在差异。

3D1、3D2：3D DRAM越来越近

传统平面DRAM之外，美光还在同步推进两代3D DRAM，代号分别是3D1和3D2。平面DRAM提升比特密度主要靠缩小存储单元；3D DRAM则利用垂直方向，在相同面积里塞进更多存储单元。美光的打算是，等3D DRAM在制造成本和性能上能对标传统DRAM，再把它推向市场。架构、堆叠层数和密度目标目前都未公布。

实际上，美光规划了到2030年的存储架构，可DRAM路线图里只有1δ工艺给出了明确的量产窗口（2027下半年大规模量产），其余平面DRAM节点和两代3D DRAM都没有投产时间。

定制HBM与垂直内存架构

常规DRAM之外，美光还准备在新一代工艺上开发HBM4E、HBM5、HBM5E以及全新的垂直集成内存架构。从HBM4E起，标准版与定制版HBM会同时提供，之后还有定制HBM5E、vHBM、vEIM（垂直边缘推理内存）。定制化存储由此重回大规模量产产品线。

定制HBM4E（cHBM4E）允许客户缩减内存I/O位宽，或者在HBM基底晶圆上集成额外逻辑电路，把宝贵的芯片面积让给算力单元，从而针对特定AI加速器优化性能与功耗。Scott DeBoer表示，这些逻辑原本放在ASIC内部，挪到靠近存储的基底晶圆上，整套系统的效率能够提升。

在DeBoer看来，基底晶圆是与客户一起设计的；落在基底晶圆上的逻辑电路，说白了就是把GPU电路中的部分功能剥出来，搬到离存储更近的地方。他补充，到了垂直HBM阶段，把合适的电路迁到基底晶圆上，仍然是一条可行路径。

为了支撑这类功能，美光计划在标准和定制HBM的基底晶圆上采用先进代工工艺，具体节点暂未披露。定制方案会挑选满足客户需求、性价比最优的工艺。比如HBM4E就需要更先进的CMOS工艺，才能达成性能与功耗目标。

接下来美光会推出垂直HBM（vHBM）：内存直接堆叠在ASIC、CPU上方，而非传统方案那样放在中介层旁边。密集垂直互联会让vHBM带宽大幅提升；就近集成也能压低延迟，但供电和散热的挑战明显变大。美光的应对办法是混合键合实现先进互联、集成散热片、热感知设计。有意思的是，美光认为传统HBM和vHBM会长期共存：vHBM提供极限带宽，普通HBM负责大容量需求。

另一款在研产品是垂直边缘推理内存vEIM，封装和集成技术与HBM大多共享，但优先面向功耗敏感场景，而非追求极致带宽。第一代vEIM的目标是接近HBM4的2TB/s带宽，同时把单比特传输能耗做到低于1皮焦。

无论vHBM还是vEIM，落地都离不开与客户的深度协同——要针对具体应用，把存储、逻辑、封装和散热放在一起优化。美光的定制化开发，也不只在HBM和EIM上。

比如数据中心用的LPDDR6，美光正与Meta一起打磨可靠性、可维护性和可用性。按美光的预计，LPDDR6功耗比LPDDR5低约35%，这对高密度存储部署很关键。DDR6方面，美光会联合头部客户共同开发，目标带宽做到DDR5的两倍，以更好匹配需求。

说到客户协同，DeBoer强调，美光如今在产品定义早期就与客户联合设计、联合开发、联合验证并规模交付，和过去的合作模式差别很大。

DeBoer 说：“在 AI 协同创新项目上，我们和客户一块儿想点子、一起做设计、联手开发、共同验证，最后再规模化交付。这样的机会很少见，跟三四年前我们和客户合作的路子完全两样。”

先进CMOS：性能提升超10倍

除了DRAM单元微缩和垂直内存架构，美光还在做外围电路用的先进CMOS工艺。路线图上排着多代高k金属栅结构的DRAM CMOS逻辑，再往后是第一代、第二代3D CMOS。

美光预计，2020至2030年间这套CMOS逻辑的性能提升超过10倍，为的是接住AI存储产品不断上涨的带宽与功耗需求。

3D NAND：从400层新一代3D NAND到AI专用NAND

这场发布会主角是DRAM，不过美光也带来了NAND闪存的新消息：第11代400层3D NAND、G11之后的下一代3D NAND，以及主打高带宽或高IOPS的AI专用NAND。

美光G11（N170）3D NAND工艺相比现在的G9（N160）变化很大。有源存储层数从276层提到400层以上，用上晶圆对晶圆键合，存储单元节距也做到行业领先。

升级之后，G11 3D NAND的比特密度比G9翻倍。以3D TLC为例，密度有望从21Gb/mm² 升到42Gb/mm²；等良率成熟，单比特制造成本会明显往下走。

密度之外，G11的I/O速度比G9快50%，速率约5400MT/s。单比特传输能耗同时降低25% 以上，这对大容量SSD、需要海量搬运数据的AI存储系统很关键。

G11最重要的变化之一是引入晶圆对晶圆键合：存储阵列和外围、I/O电路分别做在两片晶圆上，再键合到一起。长江存储早就用这项技术提升容量与性能，美光和其他存储厂商跟进并不意外。

美光计划2027年下半年让G11 3D NAND进入量产。

G11之后的3D NAND迭代：新材料与XYZ三维缩放

G11之后，美光会靠新材料、更紧凑的单元结构、更低功耗的电路与数据通路继续迭代3D NAND。方向包括高迁移率材料，用来改善存储器件的电学特性；还有超高密度单元架构，在堆叠层数之外继续把存储密度往上推。

低功耗电路与数据通路，则是为了抵消NAND容量提升、接口提速带来的功耗上涨。

DeBoer 表示：“G11 往后我们有一条清楚的路线，今天不细讲。大方向是靠新材料把单元密度压下来，XYZ 三维缩放继续往前推。眼下行业和美光的做法是两条腿走路：堆叠层数往上加，存储单元尺寸往下缩。”

新材料具体是什么，美光没有公布；G11之后各代NAND的密度、性能、功耗量化指标，也还没给出。

AI专用NAND：高IOPS与高带宽两条路线

G12、G13 3D NAND的细节尚未公开，但美光透露，正在开发两款面向AI的专用NAND架构。

第一款是高随机IOPS AI NAND，主打极致随机读写，基于SLC、小块设计，用来加速向量检索、图分析、AI上下文管理等负载。美光预计其IOPS区间在2500万～1亿，具体看配置，相关产品未来两年陆续推出。

第二款是高带宽AI NAND，优先保带宽，不追求随机性能。美光在研究用TSV堆叠NAND搭配逻辑基底晶圆，贴近AI加速器。这个思路和闪迪HBF有相似之处。但美光认为，只把NAND堆叠放到中介层上、挨着GPU，价值有限。美光正在探索别的集成方案，让NAND更靠近算力核心，又不占用加速器宝贵的边缘走线区域。

说到高带宽 AI NAND，DeBoer 直言成本更高，得跟客户联合落地，让成本和价值对得上。我们做的是 TSV 堆叠 NAND 加逻辑基底晶圆，把存储和加速器之间的距离拉近。至于放在 GPU 边缘走线区，我们不觉得那是好办法，存储要更贴近算力，这套高性能 NAND 的价值才发挥得出来。

美光这条面向AI的NAND产品线，不会取代常规SSD业务，两者是互补关系；后者的规划里，未来固态硬盘容量最高可做到512TB。