微纳核芯C2轮融资超10亿，三维存算一体AI芯片推进产品化
近日，杭州微纳核芯电子科技有限公司（以下简称“微纳核芯”）完成超10亿元C2轮融资。本轮融资由建投投资领投，杭州资本、凯泰资本、晓池资本、烟台财金、盛堃投资、国投泰康、领阳基金等多家机构共同投资，并....
杭州微纳核芯电子科技有限公司（下称“微纳核芯”）近日拿下超10亿元C2轮融资。建投投资领投，杭州资本、凯泰资本、晓池资本、烟台财金、盛堃投资、国投泰康、领阳基金等机构跟投，另有多家老股东追加投入。
算上更早的C1轮，微纳核芯两个月里融资总额超过20亿元，半年内累计做到30亿元。钱往哪花？三维存算一体AI芯片的持续迭代、流片和客户送测，算力板卡与服务器产品开发，软件工具链补齐，存储和封装供应链备货，还有端云客户的联合验证与市场拓展。
放到公司自身节奏里看，这轮融资的分量不只在金额。技术路线验证和芯片架构积累，是微纳核芯此前主要干的事；下一步要推的是产品工程化、客户送测、供应链协同和规模交付。重心已经从“验证技术可行”挪到“推动产品进入真实应用”。
大模型推理正走向规模化阶段，
算力竞争从峰值转向效率
过去几年，外界看人工智能产业，目光大多落在大模型训练和参数规模上。如今模型陆续进入搜索、办公、智能终端、机器人和工业应用，推理就成了拉动算力需求增长的一支重要力量。和训练阶段不同，大模型推理更看重长期运行中的综合效率，单位Token成本、首Token延迟、持续生成速度、算力利用率、功耗、散热和部署成本都在其中。
自回归解码的过程里，计算单元并非总处于满负荷状态。模型权重和KV Cache被频繁访问，存储带宽和数据搬运因此承受不小的压力。数据从存储器传到计算单元、结果再写回去，芯片要为此消耗大量资源。
也就是说，AI芯片的较量不再只盯着峰值算力，存储、计算、封装、软件和系统效率都被纳入比拼范围。微纳核芯的3D-CIM™技术体系正是顺着这一产业变化铺开的。公司想借存算一体、三维近存和异构软硬件协同，压低数据搬运带来的功耗和延迟，在算力密度、能效和成本之间找一条更适合大模型推理的产品路径。
3D-CIM™把存算一体、三维近存与异构架构结合在一起
传统AI芯片里，存储器和计算单元分得比较开，数据得在两者之间来回跑。大模型规模一扩大，数据搬运在带宽和功耗上的开销就渐渐成了拖累有效算力的关键因素。
微纳核芯自研的3D-CIM™三维存算一体技术体系，把存算一体、三维近存和异构计算架构放在一起协同设计。其技术路线主要有三个层面：
第一层走的是SRAM存算一体架构。部分矩阵、向量运算被放到离数据存储更近的地方执行，数据不必在存储器和独立计算单元之间来回搬运。
第二层是DRAM三维近存架构，用来提高存储与计算之间的互连效率，大模型推理时的带宽瓶颈由此得到缓解。第三层则落在基于RISC-V的RV-CIM™异构软硬件体系上：存算单元与通用计算、专用指令集、编译器、算子库、算法适配被放在一起考虑，存算一体芯片因此更容易接入真实的软件环境。
3D-CIM™与单纯采用三维封装的做法不同，它更在意计算发生在哪里、数据怎么流动、软硬件之间如何配合。放到大模型推理场景里看，这套架构的意义不止于把局部计算指标做高——系统级设计压低了数据搬运开销，芯片在真实负载下的有效利用率也随之提高。
公司已完成多轮流片，相关芯片的测试结果显示：在特定工艺、面积和计算精度对比条件下，微纳核芯的SRAM存算一体架构较传统冯·诺伊曼架构，算力密度约为4—6倍，计算能效约为5—10倍。
从芯片架构一路做到软件工具链，全栈研发能力由此构建起来。
对存算一体芯片来说，硬件架构只是产品化的一部分。这类芯片的数据流和计算方式与CPU、GPU、NPU都不相同，开发者和客户能不能高效用起来，很大程度上要看指令集、编译器、算子库和运行时环境。
微纳核芯针对这一环节搭建了RV-CIM™异构软硬件体系，芯片架构、核心IP、RISC-V指令集扩展、编译器、算子库、算法适配等环节均在其覆盖范围内。
按照微纳核芯的设计思路，通用计算与存算计算要靠“控制流与数据流分离”这类架构安排协同起来，模型迁移和应用开发的门槛则交给软件工具链去压。对客户来说，芯片不再只吃固定硬件功能这一口饭，不同模型、算子、应用场景都能通过指令集和软件环境去适配。
研发体系的搭建上，微纳核芯已经把基础电路、芯片架构、存储器件、异构计算、编译器、算法适配和产品工程纳入同一套班底，从技术方案、芯片设计到流片测试，再到板卡和系统适配，全链条都能自己走通。
三颗芯片眼下均已完成投片，产品随之转入工程化推进阶段。
具体到产品，微纳核芯LP-CIM™系列与PCIe-CIM™系列合计三颗芯片已投片，前者瞄准端侧低功耗推理，后者面向云侧和边缘侧推理。
LP-CIM™系列切入的是AI手机等端侧设备以及部分云侧服务器这类讲究性价比的场景，低成本、低功耗、低时延和本地推理能力是它盯住的几个点；PCIe-CIM™系列则
存算核心、芯片架构、专用指令集、编译器和软件栈这些关键环节，三颗芯片均有覆盖。这轮开发既出产品，也是对微纳核芯全栈技术能力的一次工程化检验。
微纳核芯的规划是，相关芯片2027年初正式开展客户送测，之后依据客户验证和产品认证的进展逐步启动批量供货。前期产品和技术方案已经走到商业化推进这一步，芯片本身则正从流片、回片测试转向正式的客户验证与产品导入。
微纳核芯正从端、云两个方向同时推进客户合作，应用场景也一点点清晰起来。
端侧这边，AI手机、AI PC、智能硬件、算力盒子是主要落点。公司已经和多家手机平台、ODM厂商以及具身智能企业对接，做技术沟通、算法适配和方案开发。
芯片规格怎么定、软件栈怎么写、产品方案怎么做，都按客户真实模型负载和应用需求来，边合作边改。部分项目已进入联合调试，等芯片送测之后，再往下走正式样机适配和产品导入。
云侧同样有动作。微纳核芯已和多家云服务商、AI基础设施企业、算力服务商建立方案合作，围绕大模型推理业务做算力方案评估和场景化POC测试。
云侧推理看重的指标不太一样：内存带宽、吞吐能力、整机功耗、集群部署，还有服务成本。公司打算用3D-CIM™架构的系列芯片和板卡产品，推进面向智算中心的存算一体推理硬件方案；软件适配和系统优化同步做，目标是在云侧推理场景里把有效算力提上去、把单位Token成本降下来。
客户合作已经走出一条相对固定的路径：技术交流、联合定义、方案适配、POC测试，最后到正式芯片送测。产品完成流片和回片后，合作重心会从前期方案验证转到正式芯片验证和产品导入。
供应链和产业生态的搭建也在同步推进。
一颗AI芯片要从图纸走到量产，晶圆制造、存储器件、先进封装、测试验证、板卡生产、服务器集成，这些环节缺一不可，得串起来配合。
交付芯片和算力板卡这件事上，微纳核芯正把存储原厂、晶圆制造、先进封装、板卡与系统集成等供应链环节逐步搭齐。芯片回片、3D DRAM供应、封装测试和量产交付，靠的是上游伙伴的支持；产品定义、场景适配和性能验证，则有下游终端和云侧客户参与。
产业合作层面，国内存储、晶圆制造、封装测试、终端、服务器和人工智能等领域的企业都已与公司建立合作，一起把“架构创新—产品研发—供应链协同—客户验证”这条链路跑通。
标准方面，公司担任中国电子工业标准化技术协会RISC-V工作委员会存算一体应用组组长单位，参与RISC-V存算一体指令集及相关标准的推进工作，也和产业链企业一道，推动自主可控的软硬件生态往前走。
本轮融资将重点支持产品交付和规模化应用。
芯片企业从技术样片走到量产，流片、封装、测试、软件适配、客户送测、供应链备货，每一项都得持续砸钱。三维存算一体这类新架构更是如此，还要在不同产品、工艺和应用场景里反复打磨迭代。
对微纳核芯来说，资本支持不只是把研发投入做大，也关系到产品迭代能不能更快、供应链保障和客户交付能力能不能跟上，从而让三维存算一体技术进入规模更大的产业应用。
从技术可行到产品可用，微纳核芯正跨过这道坎。
短期之内拿到大额融资，三颗芯片先后完成投片，端侧和云侧的客户合作也在继续往前推——这几件事放在一起，说明公司已经走到产品化和产业化的关键节点。接下来要落地的事不少：芯片回片、测试、客户送测，LP-CIM™和PCIe-CIM™在端侧、边缘侧、云侧三类场景的适配，RV-CIM™软件工具链的完善，还有与存储、封装、终端、云服务以及AI基础设施企业的深入合作。
把时间拉长看，微纳核芯想做的事情，是以3D-CIM™三维存算一体技术为底座，让AI芯片的比拼从峰值算力转向系统效率，把架构上的创新落到更低的推理功耗、更高的算力利用率，以及更有竞争力的Token服务成本上。
