芯和半导体发布AgentEvo与XAI：EDA从单点最优转向系统级设计

《科创板日报》10月30日消息（记者 陈俊清），工业和信息化部、国家发展改革委近日印发《电子信息制造业发展"十五五"规划》。规划提出，到2030年规模以上企业营业收入要突破30万亿元，并配了9个重点专栏，EDA、IP核、三维集成等方向都被列入其中。

放到EDA产业里看，AI算力需求正以指数级攀升，半导体产业的竞争逻辑也随之生变：过去比的是单芯片制程与性能，如今拼的是算力、存力、运力、电力的协同。EDA朝系统级演进，业内早已把它看作长期趋势。

STCO（系统技术协同优化）是系统级EDA的核心思路。从产业实践看，这一思路原先只在海外巨头那里做前沿探索，现在国内厂商也开始把它纳入技术布局。

《科创板日报》记者了解到，2026年3月，芯和半导体在SEMICON China展会期间抛出了STCO EDA理念。半年多时间过去，相关技术已经走出概念，进入产品化阶段。

系统级EDA成为产业演进核心方向

并购动作也能说明问题。全球EDA行业的整合这几年一直没停：新思科技买下CAE市场龙头Ansys，楷登收购Hexagon旗下设计工程业务，西门子则拿下PCB组装测试验证软件厂商ASTER。EDA技术产品走向系统化，趋势越来越清楚。

赛迪研究院集成电路所所长周峰判断，EDA正承载产业升级的新机遇。一方面，国内晶圆厂开发工艺，急需EDA协同配合；另一方面，韬定律、Chiplet、异构集成等前沿方向兴起，带来新的算法挑战与功能需求，这也给EDA企业切入高端市场留出了技术突破口。

在周峰看来，韬定律立起了"设计复杂度置换制造复杂度"的核心逻辑，设计边界因此从单芯片扩到系统。他提到："制程红利放缓之后，STCO系统技术协同优化范式，是半导体产业逼近物理极限的必然演进方向。"

头部算力厂商的技术路径也在趋同，都在往系统级超节点走。AMD Helios把72颗GPU、18颗CPU、12颗Tomahawk 6交换芯片以及最多216颗Pensando NIC塞进OCP ORW双宽全液冷机柜；华为Atlas 950则能实现8192卡全光互联的超级节点架构。

从GPU芯片，到机柜，再到超大规模集群，算力竞争已经进入系统级比拼的阶段。

系统级竞争的框架下，只靠某一环节的技术突破，已经撑不起整体算力的提升。芯和半导体董事长凌峰拿"木桶理论"打比方：算力、存力、运力、电力散热四个维度缺一不可，哪一块是短板，都会直接压住系统算力的最终表现。

算力扩展这块，靠的是2.5D CoWoS先进封装、SoIC三维堆叠、CPO光电共封装、Fan-out面板级封装等技术路径，把封装集成度不断做大，提升单位面积的算力密度。

存力优化这块，从HBM到SRAM，再到各级存储架构，要按"越靠近计算、带宽越高、延迟越低"的原则做系统级分层优化，以应对推理时代KV缓存的爆发式增长。

运力互联这块，从die-to-die的UCIe标准、chip-to-chip的NVLink标准，一直到板级、柜级的光互联与CPO/NPO技术，每一层互连都卡着系统算力的扩展上限。

电力散热这块，芯片端有集成稳压模块（IVR）、背部供电方案、氮化镓功率器件，机柜端则有800伏直流供电、液冷热管理等。电与热强耦合，已经是系统设计里的核心难题。

STCO迈入产品化阶段

10月30日举行的芯和半导体2026用户生态大会上，芯和半导体推出了两款产品：Agentic AI超级智能体平台AgentEvo，以及Physics AI可信物理智能底座XAI。

AgentEvo面向芯片和系统级场景，用来编排工程任务，里面内置了先进封装超级智能体、封装与PCB超级智能体、多物理场耦合超级智能体。XAI则支撑工程决策，集成了XAI.Model、XAI.Design、XAI.Sim、XAI.Opt四大智能体，支持自然语言交互，能把AI预测与传统热仿真协同建模，也能做温度分布、热流传导等热特性预测。

芯和半导体董事长凌峰、总裁代文亮在接受《科创板日报》等媒体采访时表示，AI算力需求爆发正倒逼产业设计范式反转，局部最优不等于系统最优已是行业共识；用系统思维打通从芯片到整机的全链路设计，是EDA行业的必然发展方向。

商业落地方面，凌峰透露，近半年公司在多个领域都有突破，包括与联想在AIPC领域的合作，以及XAI系列可信AI仿真工具的推出。他说："过去四五个月，芯和每月都会发布STCO相关客户落地案例，覆盖PCIe 6.0、Chiplet先进封装、CPO设计等多个方向。"

凌峰称，年初至今AI产业迎来爆发，CPO、先进封装、存储等领域的胃口被打开，这和芯和的产品线对得上。他还说，今年新产品推出和多领域拓展的步调，是公司创办以来最快的一段。芯和同时把战略定位往上提了一级：原先做的是加速芯片设计，如今转向重构从芯片到系统的智能设计。

AI能不能真正进入量产研发流程？面对这个疑问，凌峰直言，AI提升EDA设计效率已经是既成事实，但当前阶段"可信度"问题仍需解决。

凌峰提到，流片烧钱厉害，眼下完全交给AI生成的设计，还得靠人来验证确认。据他介绍，大模型已能编排任务、跑流程、判断结果，Agent也能自己读懂工程师的需求、调用工具把设计流程走完，可到了最后的签核验证，仍要人来把关。

在代文亮看来，芯和做AI落地，强在场景和数据。“系统级场景里有大量可测、可追溯的真实数据。中国握着全球最丰富的整机厂商资源，手机、服务器、基站，供电、散热、高速信号这些指标都能实测拿到，能给AI训练喂出高质量的数据集。”他还透露，在多芯片堆叠的热仿真场景上，公司AI推理结果与真实多物理场仿真之间的精度误差已压到3%以内，耗时则从数小时缩到数十秒。

代文亮提到AI Agent的落地进展：这次大会公司一次性推出Chiplet、Board、System三个层级的EDA Agent，分别覆盖先进封装、PCB设计与整机系统场景。其中PCB级Agent是与联想合作完成的，建库、原理图生成、PCB布局布线整条流程已经跑通，等长走线、阻抗匹配这些重复活可以自动做完，工程师的负担随之减轻。

STCO落地仍面临阻碍

眼下有个现象正被产业界反复验证，跟直觉相反：每个环节都做到局部最优，拼出来的系统未必最优，弄不好还更差。这种“1+1<2”的局部最优陷阱，正是STCO要解的核心问题。

大会现场，AI芯片、存储、高速互联、被动元件、先进封装各环节的产业代表给出相近判断：存储墙、互联墙、功耗墙、散热墙已经连成一条相互牵制的链，单点技术突破很难撬动系统性能，STCO正从产业理念变成工程上的刚需。

沐曦股份CTO彭莉从算力供给方的角度说，单芯片算力的天花板，说到底是个全链条系统均衡的问题。“算力密度提升依赖先进封装、存储架构、互联能力的全方位支撑，单纯追求芯片峰值性能没有意义。如果散热跟不上、数据供不上，标称算力跑不出来。”

存储环节最早感受到系统协同的压力。芯和半导体总裁代文亮判断，AI时代存储的核心矛盾已经从容量够不够，转到数据供给跟不跟得上，存储带宽、时延、能效直接决定计算单元的利用率。存储由此不再是独立外设，而要参与芯片架构、先进封装与系统拓扑的选型决策。

高速互联的玩法同样在变。立讯技术首席技术官陈琼南说，行业曾长期把单通道速率当作互联技术的核心标尺，可从224G走向448G、896G的过程中，速率本身已不再是唯一瓶颈。

“我们和海外厂商联合推出的XPO接口，已经把散热、供电都集成进了互联模块里。单独把线的衰减做到最优没用，和PCB、连接器、芯片的阻抗不匹配，整个链路性能会掉两三个等级。”他还补了一句，光进铜退并非绝对定律，短距场景里铜互联在成本和可靠性上仍有优势，选型得服从系统整体最优。

先进封装是所有系统问题的交汇点。武汉新芯CTO周俊说，传统封装只是芯片的“保护壳”，进入3DIC时代，多芯片堆叠让电、热、应力等多物理场问题高度耦合。“以前流片完再考虑封装问题，现在不行了。三维集成一旦设计有缺陷，返工代价是整个芯片堆叠报废。多物理场仿真必须大幅前置，在设计早期就要把电性能、热性能、力学可靠性一起算进去。”

理念上有了共识，STCO从概念走到工程落地，现实障碍仍摆在那里。多位嘉宾直言，产业链协同目前还停在“多开会、多沟通”的人工层面，工具链与数据层真正打通远未实现。

田福俊眼里最大的断点是工具链的数据孤岛：芯片设计、封装设计、PCB设计、系统整合分属不同团队，各用各的工具软件，模型标准不统一，材料参数、工艺数据传不顺。“前面设计改了一个参数，后面的环节要很久才能拿到更新的模型，迭代效率极低。要做真正的STCO，首先要有一个统一的数据底座，让全链路共用同一套模型。”

彭莉则把系统级EDA的发展比作芯片EDA走过的路。芯片设计工具从最初单点工具、各自为战，慢慢收敛到统一平台与端到端流程，要解决的核心也是数据传递与标准统一。